• 전기학회논문지
• /
• 제60권1호
• /
• pp.119-123
• /
• 2011

We have investigated the luminous efficiency of various cell resolution and structure from 50" FHD to 50" QFHD Plasma Display. The suggested test panels have two different cell array types which are the delta and matrix cell array type. The results showed that, in the case of the suggested QFHDs, the firing and sustain voltage were increased and voltage margin was decreased. These results are caused by the reduced wall voltage and increased charged particle loss, at the side wall. The luminance of the suggested QFHDs was lower from 20% to 40% than that of the suggested FHDs and the power consumption was higher from 42% to 83% than that of the suggested FHDs. In conclusion, the maximum luminous efficiency of the suggested QFHD(D110) has reached about 38%, compared with suggested FHDs($\fallingdotseq$ 2.7 lm/W).

• 전자공학회논문지
• /
• 제52권5호
• /
• pp.155-164
• /
• 2015

본 연구에서는 다양한 HEVC 구문요소들을 적응적으로 파이프라인 및 병렬 처리할 수 있는 CABAC 복호화기 아키텍처를 설계 및 구현하였다. CABAC는 높은 압축률을 제공하지만, 구문요소 단위 순차적 복호화와 문맥간 강한 데이터 종속성, 빈 단위 복호화 과정 때문에 고성능 복호화 처리를 어렵게 한다. CABAC의 복호화 처리 성능을 높이기 위하여 연속된 flag 타입의 구문요소에 대해서는 다음에 복호될 구문요소들을 선행 연산하여 적응적으로 파이프라인 처리하였고, 멀티빈으로 구성된 구문요소는 최대 3개 빈까지 병렬 처리하는 고성능 구조를 설계하였다. 또한 이진산술복호기를 가속화하기 위해 문맥모델 업데이트와 재정규화를 선행 병렬 연산하고, 복호화 결과값에 따라 선택해서, 이진산술복호기의 임계 지연시간을 개선하였다. 제안하는 HEVC CABAC 아키텍처는 최대 1.01bins/cycle의 처리 성능으로 기존 구조대비 약 2배의 가속화 성능을 갖는다. 65nm ASIC 합성 결과 224M bins/sec.의 복호화 성능을 보이며, QFHD영상의 실시간 처리를 가능하게 하였다.