• 융합신호처리학회논문지
• /
• 제4권2호
• /
• pp.61-69
• /
• 2003

본 논문에서는 반도체 소자의 DC 파라메터에 대한 특성을 검사하는 DC 파라메터 검사 시스템을 개발하였다. 개발된 시스템은 IBM-PC와 연결하기 위한 CPLD(Complex Programmable Logic Device)로 구현된 연결부와 ADC/DAC부, 전압원/전류원, 가변저항부, 측정부로 구성되어 있다. 제안된 시스템에서 정전압원과 정전류원은 하나의 회로로 설계하여 외부의 컴퓨터에서 주어지는 모드명령에 의해 선택되도록 하였으며, VHDL(VHSIC Hardware Description Language)을 사용하여 회로를 제어하고 신호를 변환하는 기능을 CPLD로 설계하였다. 제안된 시스템은 두 개의 채널을 가지고 있으며, VFCS(Voltage Force Current Sensing) 모드와 CFVS(Current Force Voltage Sensing) 모드로 동작할 수 있도록 하였다. 검사 전압의 범위는 0(V)-10(V)까지이고, 검사전류의 범위는 0[mA]-100[mA]까지로 다이오드를 사용하여 설계된 회로의 성능을 검증하였다.

• 한국통신학회논문지
• /
• 제35권7B호
• /
• pp.1081-1090
• /
• 2010

본 논문에서는 900MHz 대역 RFID 수동형 태그 전치부를 설계 및 구현하고 측정을 통해 검증하였다. 문턱전압(threshold voltage) 제거 회로 구조의 전압 체배기, 전류를 이용한 복조 회로, 온도 및 공정 보상회로를 포함한 EPC Global Class-1 Generation-2 UHF RFID 프로토콜에 만족하는 클록 발생기 구조로 주요 블록을 설계하였으며, 전력차단 회로를 추가하여 동작의 안정성에 중점을 두었다. PWM(Pulse Width Modulation)을 이용한 변조기 구조로 입력단의 용량성 임피던스 부하 변조 방식을 이용하여 변조 동작을 검증하였다. 성능 검증을 위해 평가 보드에 CPLD(Complex Programmable Logic Device)를 삽입하여 디지털 신호 처리부의 기능을 통해 기본적인 태그 명령을 처리할 수 있도록 하여 설계된 태그 칩과 더불어 전체 태그 동작을 검증하였다. 삼성 0.18um CMOS 공정을 이용하여 설계하였고, 인식거리는 1.5m내에 안정적인 동작이 가능하다. 15~100% 변조율의 신호를 복조하며, 온도 및 공정에 변화에 대해 9.6% 이하의 오차를 가진 클록을 생성하였으며, 1m 거리에서 평균 소모전력은 약 71um이다.

• 산업공학
• /
• 제17권4호
• /
• pp.397-406
• /
• 2004

It is widely known that labor costs are continuously and rapidly growing in terms of the raw cost of products in Korea. The increased labor costs are degrading the competitiveness of dairy industry sector as in the other major industrial fields. Furthermore, the number of dairy farms is constantly decreasing while that of dairy cattle is increasing. Thus, mechanized and/or automated stockbreeding management systems are crucially required to support professional stockbreeding management, as well as to enhance the productivity of the sector. Hence this paper develops an IIS (Integrated Information System) for dairy cattle stockbreeding management. IIS is composed of five application modules and associated utility programs. The five modules are individual stock management, milking management, feeding management, propagation management, and disease management. The utility programs are involved in stock farm accounting, and handy unloading of individual stock data into a personal data acquisition device. Compared with existing foreign products, the developed system takes advantages of various stock body measurement data such as body weight, body temperature, milk conductivity, milking amount, and the number of walking steps. All the measured data are transmitted into a programmable logic controller that monitors and controls measurement devices. The transmitted data are finally aggregated into an integrated database located in the main personal computer. The integrated data are analyzed and reformed in the five modules of IIS, then, used for providing farmers with various farm states and information through application module scenes. Hence, IIS keeps the each module work in a systematic and compatible manner, while supervising the whole stockbreeding management system.

• 전기전자학회논문지
• /
• 제24권1호
• /
• pp.319-325
• /
• 2020

본 논문에서 모바일 기기에 적용하는 DCM DC-DC 벅 변환기를 설계하였다. 이 변환기는 안정된 동작을 위한 보상기, PWM 로직과 파워 스위치로 구성되어 있다. 작은 하드웨어 폼-팩터를 얻기 위하여 칩 외부에서 사용하는 소자의 갯수를 최소화하여야 하며 이는 효율적인 주파수 보상과 디지털 스타트-업 회로로 구현하였다. 매우 작은 부하 전류에서 효율의 감소를 막기 위하여 버스트-모드 동작도 구현하였다. DCM 벅 변환기는 0.18um BCDMOS 공정으로 제작되었다. 2.8~5V의 입력 전압 범위에 대하여 출력 전압 값은 외부 저항 소자를 사용하여 1.8V로 프로그램 되었다. 1MHz의 스위칭 주파수 및 100mA의 부하 전류에서 측정된 최대 효율은 92.6%이다.

• 한국시뮬레이션학회논문지
• /
• 제25권4호
• /
• pp.21-30
• /
• 2016

최근 자동 생산 시스템은 PLC (Programmable Logic Controller) 제어 프로그램을 일반적으로 사용하고 있다. 생산제품의 수명 주기가 길지 않기 때문에 공법과 라인 및 설비 변경이 자주 일어난다. 대부분, 기존 공정을 바탕으로 이루어지고 설비의 위치 및 제어정보를 수정한다. PLC 제어 프로그램 또한 기존 공정을 바탕으로 수정이 이루어진다. 새로운 제어 프로그램을 검증하기 위해서는 실제 생산 시스템을 구축하기 전에 가상의 공간에서 실제 공정과 같이 구성하여 순차적으로 공정이 진행되는 지 확인할 수 있는 방법이 필요하다. 본 연구는 순차제어(sequential control)와 병목현상 처리에 유용한 Timed-FSA를 기반으로 하는 논리적인 모델링 방법을 사용한다. 기존에 연구되었던 I-O 모델링과 I-O 모델링에서 요구되었던 하나의 설비에 다양한 상태의 정의를 통해 사용자의 시간과 공수를 절감하기 위한 기존 모델링에 페트리네트의 토큰(Petri Nets Coloured Token) 개념을 추가한 확장된 I-O 모델링 방법을 제안한다. 예제 설비를 통하여 사용자의 모델링 시간을 절감하는 실험과 사용자 평가를 통해 제안하는 확장된 I-O 모델링의 편의성을 검증한다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1993년도 Fifth International Fuzzy Systems Association World Congress 93
• /
• pp.975-976
• /
• 1993

This talk presents the overview of the author's research and development activities on fuzzy inference hardware. We involved it with two distinct approaches. The first approach is to use application specific integrated circuits (ASIC) technology. The fuzzy inference method is directly implemented in silicon. The second approach, which is in its preliminary stage, is to use more conventional microprocessor architecture. Here, we use a quantitative technique used by designer of reduced instruction set computer (RISC) to modify an architecture of a microprocessor. In the ASIC approach, we implemented the most widely used fuzzy inference mechanism directly on silicon. The mechanism is beaded on a max-min compositional rule of inference, and Mandami's method of fuzzy implication. The two VLSI fuzzy inference chips are designed, fabricated, and fully tested. Both used a full-custom CMOS technology. The second and more claborate chip was designed at the University of North Carolina(U C) in cooperation with MCNC. Both VLSI chips had muliple datapaths for rule digital fuzzy inference chips had multiple datapaths for rule evaluation, and they executed multiple fuzzy if-then rules in parallel. The AT & T chip is the first digital fuzzy inference chip in the world. It ran with a 20 MHz clock cycle and achieved an approximately 80.000 Fuzzy Logical inferences Per Second (FLIPS). It stored and executed 16 fuzzy if-then rules. Since it was designed as a proof of concept prototype chip, it had minimal amount of peripheral logic for system integration. UNC/MCNC chip consists of 688,131 transistors of which 476,160 are used for RAM memory. It ran with a 10 MHz clock cycle. The chip has a 3-staged pipeline and initiates a computation of new inference every 64 cycle. This chip achieved an approximately 160,000 FLIPS. The new architecture have the following important improvements from the AT & T chip: Programmable rule set memory (RAM). On-chip fuzzification operation by a table lookup method. On-chip defuzzification operation by a centroid method. Reconfigurable architecture for processing two rule formats. RAM/datapath redundancy for higher yield It can store and execute 51 if-then rule of the following format: IF A and B and C and D Then Do E, and Then Do F. With this format, the chip takes four inputs and produces two outputs. By software reconfiguration, it can store and execute 102 if-then rules of the following simpler format using the same datapath: IF A and B Then Do E. With this format the chip takes two inputs and produces one outputs. We have built two VME-bus board systems based on this chip for Oak Ridge National Laboratory (ORNL). The board is now installed in a robot at ORNL. Researchers uses this board for experiment in autonomous robot navigation. The Fuzzy Logic system board places the Fuzzy chip into a VMEbus environment. High level C language functions hide the operational details of the board from the applications programme . The programmer treats rule memories and fuzzification function memories as local structures passed as parameters to the C functions. ASIC fuzzy inference hardware is extremely fast, but they are limited in generality. Many aspects of the design are limited or fixed. We have proposed to designing a are limited or fixed. We have proposed to designing a fuzzy information processor as an application specific processor using a quantitative approach. The quantitative approach was developed by RISC designers. In effect, we are interested in evaluating the effectiveness of a specialized RISC processor for fuzzy information processing. As the first step, we measured the possible speed-up of a fuzzy inference program based on if-then rules by an introduction of specialized instructions, i.e., min and max instructions. The minimum and maximum operations are heavily used in fuzzy logic applications as fuzzy intersection and union. We performed measurements using a MIPS R3000 as a base micropro essor. The initial result is encouraging. We can achieve as high as a 2.5 increase in inference speed if the R3000 had min and max instructions. Also, they are useful for speeding up other fuzzy operations such as bounded product and bounded sum. The embedded processor's main task is to control some device or process. It usually runs a single or a embedded processer to create an embedded processor for fuzzy control is very effective. Table I shows the measured speed of the inference by a MIPS R3000 microprocessor, a fictitious MIPS R3000 microprocessor with min and max instructions, and a UNC/MCNC ASIC fuzzy inference chip. The software that used on microprocessors is a simulator of the ASIC chip. The first row is the computation time in seconds of 6000 inferences using 51 rules where each fuzzy set is represented by an array of 64 elements. The second row is the time required to perform a single inference. The last row is the fuzzy logical inferences per second (FLIPS) measured for ach device. There is a large gap in run time between the ASIC and software approaches even if we resort to a specialized fuzzy microprocessor. As for design time and cost, these two approaches represent two extremes. An ASIC approach is extremely expensive. It is, therefore, an important research topic to design a specialized computing architecture for fuzzy applications that falls between these two extremes both in run time and design time/cost. TABLEI INFERENCE TIME BY 51 RULES {{{{Time }}{{MIPS R3000 }}{{ASIC }}{{Regular }}{{With min/mix }}{{6000 inference 1 inference FLIPS }}{{125s 20.8ms 48 }}{{49s 8.2ms 122 }}{{0.0038s 6.4㎲ 156,250 }} }}

• 대한의용생체공학회:의공학회지
• /
• 제25권6호
• /
• pp.447-453
• /
• 2004

사람의 장속에서 영상을 획득하여 이를 체외로 전송하는 무선 내시경과 같은 초소형 텔레메트리 캡슐에서는 캡슐의 크기와 전원 공급에 많은 제약을 받는다. 캡슐을 삼킬 수 있는 크기로 제작하기 위해서는 소형의 건전지를 사용하여 캡슐이 소화관 내를 조사하는 동안 안정적인 전원 공급이 이루어지도록 해야 한다. 이를 위해서는 양방향 통신을 이용한 캡슐의 동작 및 전원 제어가 필수적이다. 본 연구에서는 캡슐형 내시경에서의 양방향 통신을 위한 CPLD (complex programmable logic device) 기반의 제어기를 설계 및 구현하였다. 캡슐 제어기는 체외의 제어기로부터 제어 명령을 전달받아 이를 수행하며 제어 동작의 수행 결과로 장내부의 영상을 획득하여 체외로 전송한다. 설계한 제어기를 컴퓨터 모의실험을 통해 설계사양을 검증하고 이를 CPLD로 구현하였다. 구현한 제어기를 캡슐형 무선 내시경에 탑재하여 동물실험을 수행하였으며 동물 실험 결과 실험 대상 동물의 체내에서 캡슐의 동작과 전원을 제어 할수 있었으며 동작제어의 결과로 장내부의 영상을 획득하여 이를 복원 할 수 있었다.