• 마이크로전자및패키징학회지
• /
• 제13권1호통권38호
• /
• pp.37-42
• /
• 2006

유기 박막트랜지스터(OTFTs)제작에서 PVP-게이트 절연막의 형성과 처리가 소자성능에 미치는 영향을 조사하였다. 유기 게이트 용액의 제조에서는 polyvinyl 계열의 PVP(poly-4-vinylphenol)를 용질로, PGMEA (propylene glycol monomethyl ether acetate)를 용매로 사용하였다. 또한 열경화성 수지인 poly(melamine-co-formaldehyde)를 경화제로 사용하여 유기 절연막의 cross-link를 시도하였다. MIM 시료의 전기적 절연 특성을 측정한 결과, PVP-기반 유기 절연막은 용액의 제조에서 PGMEA에 대한 PVP와 poly (melamine-co-formaldehyde)의 농도를 증가시킬수록 낮은 누설전류 특성을 나타내었다. OTFT 제작에서는 PGMEA에 대해 PVP를 20 wt%로 섞은 PVP(20 wt%) copolymer와 5 wt%와 10 wt%의 poly(melamine-co-formaldehyde)를 경화제로 추가한 cross-linked PVP(20 wt%)를 게이트 유전 재료로 사용하였다. 제작된 트랜지스터들에서 전계효과 이동도는 5 wt % cross-linked PVP(20 wt%) 소자에서 $0.31cm^2/Vs$로, 그리고 전류 점멸비는 10 wt% cross-linked PVP(20 wt%) 소자에서 $1.92{\times}10^5$으로 가장 높게 나타났다.

• 대한전자공학회논문지SD
• /
• 제42권12호
• /
• pp.13-18
• /
• 2005

본 논문에서는 Poly-ethylene-terephthalate (PET) 기판 위에 Organic Thin Film Transistor (OTFT)와 Organic Light Emitting Diode (OLED)를 직렬 연결시킨 픽셀과 64 x 64 픽셀로 구성된 어레이를 제작하여 동작을 시연하였다. OTFT는 PET 기판과의 호환성을 고려하여 Poly 4-vinylphenol을 게이트 절연체로, 펜타센을 활성층으로 사용하여 제작되었다. 개별 소자 수준에서는 이동도가 $1.0\;cm^2/V{\cdot}sec$로 나타났으나, 어레이에서는 $0.1\~0.2\;cm^2/V{\cdot}sec$로 약 10배 정도 감소하였다. 어레이의 동작을 분석하였고 OTFT의 OLED에 대한 전류구동능력을 확인하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.1336_1337
• /
• 2009

본 논문에서는 유기 박막 트랜지스터의 전극을 잉크젯 프린팅과 스크린 프린팅 방법을 이용하여 유기 박막 트랜지스터를 제작하였다. 전극으로 PEDOT:PSS와 Ag 잉크를 사용하였고, 게이트 절연막으로 polymethyl methacrylate (PMMA)와 poly(4-vinylphenol) (PVP)를 사용하였다. 유기물 활성층으로 pentacene을 진공 증착하였다. 잉크젯 프린팅 방법을 이용하여 제작한 유기 박막 트랜지스터는 전계이동도 (${\mu}_{FET}$) $0.068\;cm^2$/Vs, 문턱전압 ($V_{th}$) -15 V, 전류 점멸비 ($I_{on}/I_{off}$ current ratio) >$10^4$의 전기적 특성을 보였고, 스크린 인쇄 방법을 이용하여 제작한 유기 박막 트랜지스터는 전계이동도 (${\mu}_{FET}$) $0.016\;cm^2$/Vs, 문턱전압 ($V_{th}$) 6 V, 전류 점멸비 ($I_{on}/I_{off}$ current ratio) >$10^4$의 전기적 특성을 보였다. 이를 통하여 프린팅 방법을 이용한 유기 박막 트랜지스터 단일 소자 및 유기 전자 회로 제작의 가능성을 확인 하였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2011년도 춘계학술발표대회
• /
• pp.35.2-35.2
• /
• 2011

나노와이어를 제작하는 많은 방법들 중에서 실리콘 기판을 무전해식각하여 실리콘 나노와이어를 제작하는 방법은 쉽고 간단하기 때문에 최근 많은 연구가 진행되고 있다. 무전해식각법을 이용한 실리콘 나노와이어 합성은 단결정 실리콘 나노와이어를 합성할 수 있고, p 또는 n형의 도핑 정도에 따라 원하는 전기적 특성의 기판을 선택하여 제작할 수 있다는 장점을 가지고 있다. 하지만 n형으로 도핑된 기판으로 나노와이어를 제작하였을 경우 식각으로 인한 나노와이어 표면의 거칠기로 인하여, 실제로는 n형 반도체 특성을 나타내지 않는 문제점을 가지고 있다. 따라서 본 연구에서는 무전해식각법으로 합성한 n형 나노와이어의 거칠기를 조절하고 filed-effect transistor (FET) 소자를 제작하여 나노와이어의 전기적 특성변화를 확인하였다. n형 나노와이어의 거칠기를 조절하기 위하여 열처리를 통해 표면을 산화시켰고, 열처리 시간에 따른 나노와이어 FET 소자를 제작하여 I-V 특성을 관찰하였다. 이때 절연막과 나노와이어 계면 사이의 결함을 최소화 하기 위하여 나노와이어를 poly-4-vinylphenol (PVP) 고분자 절연막에 부분 삽입시켰다. 나노와이어 표면의 거칠기는 high-resolution transmission electron microscopy (HRTEM)을 통하여 확인하였으며, 전기적 특성은 Ion/Ioff ratio, 이동도, subthreshold swing, threshold voltage 값 등을 평가하였다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2003년도 International Meeting on Information Display
• /
• pp.675-678
• /
• 2003

We studied the electrical characteristics of pentacene-based organic field-effect transistors (FETs) with polymethyl methacrylate (PMMA) or poly-4-vinylphenol (PVP) as the gate insulator. PMMA or PVP was spin-coated on the indium tin oxide glass substrate that serves as gate electrodes. The source-drain current dependence on the gate voltage shows the FET characteristics of the hole accumulation type. The transistor with PVP shows a higher field-effect mobility of 0.14 $cm^{2}/Vs$ compared with 0.045 $cm^{2}/Vs$ for the transistor with PMMA. The atomic force microscope (AFM) images indicate that the grain size of the pentacene on PVP is larger than that on PMMA. X-ray diffraction (XRD) patterns for the pentacene deposited on PVP exhibit a new Bragg reflection at $19.5{\pm}0.2^{\circ}$, which is absent for the pentacene on PMMA. This peak corresponds to the flat-lying pentacene molecules with less intermolecular spacing.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2012년도 춘계학술발표대회
• /
• pp.108.1-108.1
• /
• 2012

높은 균일도의 대면적 OLED 조명을 만들기 위해서는 보조배선이 필요하다. 이 때 보조배선이 노출되면 보조배선에서 발생하는 누설전류로 인하여 디바이스가 효율적으로 구동이 되지 않는다. 그래서 누설전류를 막기 위하여 절연층을 사용하게 된다. 본 연구에서는 그라비아 오프셋 프린팅 방식으로 절연층을 형성 하였다. 그라비아 오프셋 프린팅 방식은 포토리소그래피 공법에 비해 공정이 간단하여 제작비용이 낮아지고, 친환경적인 이점이 있다. 절연층 재료로는 PVP 유기 절연체를 사용하였다. 이 PVP 유기 절연체는 PVP Poly-4-vinylphenol, Propylene glycol monomethyl ether acetate, 그리고 Poly(melamineco-formaldehyde) metylate 재료들을 적절한 비율로 혼합하여 제작하였다. 제작된 용액은 최대 1840cps의 점도를 가지고 있다. 이 PVP용액으로 인쇄 테스트를 진행하였다. 일반적으로 그라비아 오프셋 프린팅 방식에서는 고점도 재료가 사용되지만, 이 PVP용액은 낮은 점도에서도 프린팅이 잘 되는 것을 확인 할 수 있었다. 재료의 열처리는 $100^{\circ}C$에서 10분 건조 후 $200^{\circ}C$에서 15분의 큐어링을 진행하였다. 인쇄에 사용한 패턴의 선폭은 50um~100um로 구현하였으며, 약 120cps의 점도에서 선폭 및 해상도가 패턴과 가장 유사하게 나타났다. 인쇄 후의 절연층은 최종적으로 약 1um의 두께와 낮은 접촉각을 형성하였다. 누설전류는 전압 20V인가시 0.12pA/$cm^2$의 값을 가진다. 이 결과는 동일 두께의 스핀코팅과 비슷하였다. 우리는 이 결과값을 토대로 보조배선과 PVP 유기 절연층을 그라비아 오프셋 프린팅 방식으로 인쇄 한 OLED 조명을 제작하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.379-379
• /
• 2013

본 논문에서는 Normal ink jetting 공법으로 OTFT를 제작할 때 coffee stain effect에 의해서 반도체 소자의 특성이 저하되는 것을 극복하기 위해서 동일한 위치에 동일한 부피로 Droplet을 형성하는 Multiple ink jetting 공법을 통해 TIPS pentacene 결정의 Morphology와 전기적 특성이 어떻게 변화하는지 알아 보았다. Multiple ink jetting의 drop 횟수가 증가할수록 coffee stain effect에 의해서 형성된 가운데 영역의 Dendrite grain이 점점 작아지다가 7 Drops 이후로는 Big grain 만 남게 되었다. Active layer의 표면 Roughness는 drop 횟수가 증가할수록 낮아지다가 일정 count 이후로는 다시 높아지는 것을 확인할 수 있었다. 전계 이동도(mobility)는 drop 횟수가 증가할수록 커지다가 일정 count 이후로는 saturation되는 것을 확인할 수 있었다. Multiple ink jetting에 의해서 만들어진 OTFT 소자의 전계 이동도(mobility)는 1 drop과 10 drops에서 각각 0.0059, 0.036 cm2/Vs 로 6배 정도 차이가 있었다. 이것은 첫 drop에 의해 만들어진 가운데 Dendrite grain 영역이 Multiple ink jetting을 반복하면서 점점 작아지게 되어 사라지고 두꺼운 Grain 영역만 남게 된 것으로 판단된다. Vth 와 On/Off ratio는 1 drop과 10 drops에서 각각 -3 V, -2 V 그리고 $3.3{\times}10^3$, $1.0{\times}10^4$를 보였다. OTFT의 substrate로 Flexible한 polyethersulfone (PES) 기판을 사용하였고, 절연체로 Spin coating된 Poly-4-vinylphenol (PVP)가 사용되었으며, Gate 및 Source/Drain 전극은 Au를 50 nm 두께로 증착하였다. Channel의 width와 length는 각각 100 um, 40 um 였고, Gate 전극 위에 Active layer를 형성한 Bottom gate 구조로 제작되었다. Ink jet으로 제작된 TIPS pentacene의 결정성은 x-ray diffraction (XRD)와 광학 현미경으로 분석하였고 Thickness profile은 알파스텝 측정기를 이용하였으며, OTFT의 전기적 특성은 Keithley-4,200을 사용하여 측정하였다.

• 한국재료학회지
• /
• 제21권2호
• /
• pp.115-119
• /
• 2011

Si Nanowire (NW) field effect transistors (FETs) were fabricated on hard Si and flexible polyimide (PI) substrates, and their electrical characteristics were compared. Si NWs used as channels were synthesized by electroless etching method at low temperature, and these NWs were refined using a centrifugation method to get the NWs to have an optimal diameter and length for FETs. The gate insulator was poly(4-vinylphenol) (PVP), prepared using a spin-coating method on the PI substrate. Gold was used as electrodes whose gap was 8 ${\mu}m$. These gold electrodes were deposited using a thermal evaporator. Current-voltage (I-V) characteristics of the device were measured using a semiconductor analyzer, HP-4145B. The electrical properties of the device were characterized through hole mobility, $I_{on}/I_{off}$ ratio and threshold voltage. The results showed that the electrical properties of the TFTs on PVP were similar to those of TFTs on $SiO_2$. The bending durability of SiNWs TFTs on PI substrate was also studied with increasing bending times. The results showed that the electrical properties were maintained until the sample was folded about 500 times. But, after more than 1000 bending tests, drain current showed a rapid decrease due to the defects caused by the roughness of the surface of the Si NWs and mismatches of the Si NWs with electrodes.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.380-380
• /
• 2013

본 논문에서는 외기 환경 요인 중에서 H2O와 O2의 영향으로 성능이 저하되는 유기박막트랜지스터(OTFT)의 수명시간 향상을 위하여 필요한 passivation layer의 효과에 대하여 알아 보았다. OTFT에 기존의 액상 공정이나 증착 공정으로 단일 passivation layer또는 다층 passivation layer를 형성하는 방식과는 다르게 향후에 산업 전반에 적용이 기대되는 것을 고려하여 제작 공정의 간편성을 위하여 film 형태로 되어 있는 열경화성 epoxy resin film으로 passivation layer를 구현하는 방법을 사용하여 OTFT의 storage stability를 평가하였다. passivation layer가 없는 OTFT와 열경화성 epoxy resin film으로 passivation된 OTFT의 전기적 특성이 서로 비교 평가되었으며 또한 30일 동안 온도 $25^{\circ}C$ 상대습도 40%의 환경을 갖는 Desicator 안에서 소자를 보관하여 시간에 따른 전기적 특성 변화를 검증하여 epoxy resin film의 passivation layer으로의 적용가능성을 검증하였다. 결과적으로 30일 후의 passivation layer가 없는 OTFT의 전기적 특성은 매우 낮게 떨어진 반면에 epoxy resin film으로 passivation layer가 구현된 OTFT의 mobility는 $0.060cm^2$/Vs, VT는 -0.18 V, on/off ratio는 $3.7{\times}10^3$으로 초기의 소자 특성이 잘 유지되는 결과를 얻었다. OTFT는 Flexible한 polyethersulfone (PES)기판에 게이트 전극이 하부에 있는 Bottom gate 구조로 제작되었고 채널 형성을 위한 유기반도체 재료로 6,13-bis (triisopropylsilylethynyl) (TIPS) pentacene이 사용되었고 spin coating된 Poly-4-vinylphenol (PVP)가 게이트 절연체로 사용되었다. 이때 Au전극은 Shadow mask를 이용하여 증착하였다. 또한 OTFT의 채널 길이 $100{\mu}m$, 채널 폭 $300{\mu}m$의 영역에 Drop casting법을 사용하여 채널을 형성하였다. 물리적 특성은 scanning electron microscopy (SEM), scanning probe microscopy (SPM), x-ray diffraction (XRD)를 사용하여 분석하였고, 전기적 특성은 Keithley-4200을 사용하여 추출하였다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2007년도 7th International Meeting on Information Display 제7권2호
• /
• pp.1220-1224
• /
• 2007

The effects of plasma damages to the organic thin film transistor (OTFT) during the fabrication process are investigated; metal deposition process on the organic gate insulator by plasma sputtering mainly generates the process induced damages of bottom contact structured OTFTs. For this study, various deposition methods (thermal evaporation, plasma sputtering, and neutral beam based sputtering) and metals (gold and Indium-Tin Oxide) have been tested for their damage effects onto the Poly 4-vinylphenol(PVP) layer surface as an organic gate insulator. The surface damages are estimated by measuring surface energies and grain shapes of organic semiconductor on the gate insulator. Unlike thermal evaporation and neutral beam based sputtering, conventional plasma sputtering process induces serious damages onto the organic surface as increasing surface energy, decreasing grain sizes, and degrading TFT performance.