• 한국의학물리학회지:의학물리
• /
• 제3권2호
• /
• pp.43-57
• /
• 1992

위상감지법(phase detector technique)은 세포의 막 캐패시턴스(membrane capacitance)를 실시간적으로 측정할 수 있는 유일한 방법이나 측정이 행해지는 동안 세포의 상태가 끊임없이 변화하기 때문에 피할 수 없는 측정오차가 존재한다. 본 연구는 이 오차의 근원을 분석하여 위상감지법의 실용한계를 규정하고자 하였다. 이론적 분석에 기초하여 다음과 같은 사실을 밝힐 수 있었다. 1) access conductance와 membrane conductance의 변화에 기인하는 측정오차를 줄이기 위해서는 초기 위상치를 올바로 선택하여야 한다. 2) 이 때 세포를 여기시키기 위해 인가하는 전압의 주파수를 알맞게 선택하여야 한다. 3) 그러나 초기 위상치가 정해진 이후의 위상 변화는 막 캐패시턴스의 측정에 큰 영향을 미치지 않는다. 4) 초기 위상을 적절히 선택하였다 하더라도 세포외 분비시 막 캐패시턴스가 크게 증가하는 경우에는 비례상수에 오차가 발생한다. 이 때 발생하는 오차는 측정기간 동안 비례상수를 되풀이하여(iteration) 보정함으로써 방지할 수 있다. 이상의 결과는 향후 위상감지법을 사용할 때 유용한 설용한계를 제공하리라 생각된다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권3호
• /
• pp.352-358
• /
• 2016

A 5-phase phase-locked loop (PLL) for USB2.0 applications was implemented by using an all-synthesis technique. The length of the time-to-digital converter for the fine phase detector was halved by the operation of a coarse phase detector that uses 5-phase clocks. The maximum time difference between the rising edges of two adjacent-phase clocks was 6 ps at 480 MHz. The PLL chip in a 65-nm process occupies $0.038mm^2$, consumes 4.8 mW at 1.2 V. The measured rms and peak-to-peak output jitters are 8.6 ps and 45 ps, respectively.

• 전자공학회논문지A
• /
• 제29A권3호
• /
• pp.8-14
• /
• 1992

In this paper, the differential detection technique of multi-h CPM is introduced and described. We derived the sets of modulation index of multi-h phase codes adequate to the differential detection. The power spectra of multi-h signals with various sets of modulation index are presented and compared to those of MSK and QPSK. Error rate performances of the conventional detector and Viterbi algorithm detector of 2-h and 3-h CPM are evaluated and compared.

• 대한전자공학회논문지TC
• /
• 제37권3호
• /
• pp.1-8
• /
• 2000

본 논문에서는 현재 이동통신 시스템의 한 형태로 단말기의 하드웨어 구현이 간단하고 IC제작이 경제적 이어서 무선호출시스템 등에 많이 사용되고 있는 FSK 신호 복조를 위한 Quadrature Detector의 디지털 시뮬레이션 모델을 구현하였다. Quadrature Detector는 아날로그 소자로서 입력신호의 주파수에 따라 다른 위상 변화값이 비선형적으로 출력되어 지금까지 시뮬레이션을 통한 정확한 시스템 특성 분석이 어려웠었다. 이에 본 논문에서는 Quadrature Detector를 이용한 FSK 신호의 복조과정을 전개하고 디지털 시뮬레이션 을 수행하여 최적 성능을 도출하였다. 먼저 Quadrature Detector의 시뮬레이션을 위해 RLC 탱크회로 (Tank Circuit)로 구성된 PSN(Phase Shift Network)의 아날로그 전달함수를 First Order Hold 이론을 이용하여 디지털 전달함수로의 등가변환을 유도하였다. 또한 4FSK신호에 대한 Quadrature Detector의 복조신호 출력 형태가 4-level 신호인데, 이를 2개의 비교기(Comparator)만을 사용할 경우 최적 성능을 얻기 위한 임계레벨 결정과 동작 파라메터 Q값 설정방법을 제안하였으며 BER 분석을 통해 검증하였다

• 전자공학회논문지
• /
• 제51권2호
• /
• pp.46-52
• /
• 2014

본 논문은 다중 이득 제어를 통하여 빠른 lock-time을 갖는 디지털 위상 주파수 검출기 회로를 제안한다. 기준신호와 피드백 신호의 위상 차이가 클 때, 위상 차이가 적으면서 lock에 근접했을 때, lock 이후의 세 경우에 따라 디지털 위상 동기 루프의 이득을 다르게 설정하여 lock-time을 효과적으로 줄일 수 있다. 시뮬레이션 결과를 통해 제안된 기법을 적용함으로써 기존의 단일 이득 제어 구조보다 lock-time을 약 100배 개선시킬 수 있음을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제39권8호
• /
• pp.24-33
• /
• 2002

혼성 신호 회로의 설계에 있어 저비용의 고효율 테스트 효율을 보장하기 위해 테스트의 노력은 계속되어 왔다. 특히 테스트를 고려한 BIST(built-in-self-test)설계 방법으로 발전해가고 있는 추세인데, 회로상에서 전체적인 테스트 용이도와 분석에 있어 보다 향상된 방법으로 접근할 수 있고 이러한 시스템에 대해 분석하는데 수월하게 할 수도 있다. 이 논문에서는 효과적인 테스트를 위한 방법을 위해 DC전압과 전압 위상에 대한 BIST를 구현하는 것을 제안하였다. 즉 정상적인 회로와 고장회로에서의 동작에서 전압과 위상의 차이를 검출하는 회로를 하드웨어상으로 구성함으로써 비용과 시간 등을 효과적으로 줄이는 방법을 제안하였다. 실험 결과에서는 기존의 BIST와 비교하여 향상된 것을 나타낸다.

• 한국정밀공학회지
• /
• 제13권6호
• /
• pp.128-135
• /
• 1996

This paper proposes a high precision measurement technique to obtain the height of gage block with a few millimeter height. The proposed technique is consisted of two steps : In the first step, laser position transducer and electric micrometer are adopted to obtain a coarse value of the height of gage block, and then, in the second step, heterodyne laser interferometry is adopted to acquire the precision value. A new kind of phase detector is constructed in the low cost for the heterodyne interferometer and its linearity with ${\pm}1%$ is confirmed by experiment. Also measurement error factors due to enviroments are discussed and methodology to reduce such errors is proposed. Preliminary experiments are carried out for the gage blocks of as high as a few millimeter.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2005년도 ICCAS
• /
• pp.2006-2009
• /
• 2005

This paper presents a method for registering images using phase correlation technique in fourier domain, hough transform and multi-resolution wavelet. To register images, source and input images are transformed to wavelet domain. An angular transition can be obtained by applying hough transform technique followed by phase correlation. Then we apply phase correlation technique to find x-axis and y-axis transition. We apply wavelet transform to reduce processing time and also use its coefficients as edge information instead of canny detector. With multi-resolution property of wavelet transform, registration time can be greatly reduced. After we get all transition parameters, we transform the input images according to these parameters. Then, we compose and blend all images into a new large image with details of all source images. From our experiment, we can find the accurate transition both x-y translation and angular transition with less error.

• 한국항해항만학회지
• /
• 제36권5호
• /
• pp.371-378
• /
• 2012

본 논문에서는 OQPSK(Offset Quadrature Phase Shift Keying) 변복조를 사용하는 수중음향통신에서 시간동기회복을 위해 기존의 Gardner TED(Timing Error Detector)에 Parabolic Peak Interpolation 을 사용하는 Peak Detector를 첨가하여 위상 수렴속도를 상승시켜 송신 데이터양의 감소를 도모하였다. Parabolic Peak Interpolation을 이용하여 지속적으로 국소 최대 또는 최소의 근사치로 이동한 후 Gardner TED를 적용하기 때문에 시간동기화 안정화를 속도를 빨리함으로써 Preamble 구간의 데이터양을 절반으로 줄일 수 있고 또한 Preamble 구간에서도 위상 수렴을 하지 못하는 임계치에서 제안한 방법을 시뮬레이션한 결과 임계점에서 BER(Bit Error Rate)이 약 23%정도 성능이 개선되는 것을 확인할 수 있었다. 또한 실제 동해에서 수집한 데이터를 사용하여 기존의 Gardner TED만 사용하는 방법과 성능 비교 결과 송수신기 사이의 거리가 3 km 이었을 때 제안한 방법을 적용한 경우 기존의 방법에 비해 Converge speed가 1.4배 이상 상승하는 것을 확인할 수 있었고, BER측면에서도 약 20%정도 상승하는 것을 확인할 수 있었다.

• 전기전자학회논문지
• /
• 제10권1호
• /
• pp.10-15
• /
• 2006

본 논문에서는 기준동작 클럭없이 데이터만으로 구현되는 반주기의 4x 오버샘플링 위상/주파수검출기를 이용한 클럭 데이터 복원회로에 대하여 서술하였다. 위상 및 주파수검출기는 4x 오버샘플링 기법을 이용하여 설계되었다. 위상검출기는 뱅뱅 제어방법에 의해, 주파수검출기는 로테이션방법에 의해 동작한다. 위상 및 주파수 검출기로부터 발생된 6개의 신호들은 전하펌프로 들어갈 전하량을 결정한다. VCO단은 4개의 차동 지연단으로 구성되고 8개의 클럭신호를 생성한다. 제안된 회로는 공급전압 1.8V, 0.18um MOCS 공정으로 설계 시뮬레이션되었다. 제안된 구조의 PD와 FD를 사용하여 25%의 넓은 트래킹 주파수 범위를 가진다.