• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2001년도 추계학술발표논문집 (상)
• /
• pp.271-274
• /
• 2001

프로세스와 디스크 입출력 속도를 비교해보면, 디스크 입출력의 속도가 휠씬 더 느리다. 따라서 디스크 입출력은 현재의 컴퓨팅 환경에서 병목현상이 되고있다. PFSL(Parallel File System for Linux)은 이런 문제를 해결하기 위한 클러스터링 환경의 병렬 파일 시스템이다. PFSL은 리눅스 머신 상에서 POSIX 스레드 라이브러리를 이용하여 멀티 스레드로 수행된다. 이 논문에서는 PFSL의 성능을 개선하기 위해 클러스터 환경의 작업 부하에 적합하도록 설계한 이중 캐쉬 구조를 소개하고자 한다.

• 한국통신학회논문지
• /
• 제38B권3호
• /
• pp.163-171
• /
• 2013

최근 HD급 동영상이나 3D 어플리케이션과 같은 이전보다 저사양, 모바일 단말에서는 구동하기 힘든 프로그램들에 대한 이용 요구가 확대되면서 처리해야 할 콘텐츠 데이터들이 고용량화 되고 있다. 클라우드 기반의 VDI(Virtual Desktop Infrastructure) 서비스는 이를 처리하기 위해 효율적인 데이터 처리 능력이 필요해졌으며 QoE(Quality of Experience) 보장을 위한 성능 개선 연구가 이슈가 되고 있다. 본 논문에서는 H/W 성능이 향상되어 CPU와 GPU를 탑재한 Thick Client기반의 3가지 Thick-Thin간 VDI 자원 공유 및 위임이 가능한 VDI 서비스에 대해 제안하며, VDI 서비스 성능의 개선을 위해 CPU와 GPU가 혼합된 Heterogeneous 멀티코어 환경에서 CPU와 GPU 병렬 처리 기법인 OpenMP와 CUDA를 활용하여 VDI 서비스 최적화 방안을 제안하고 기존의 VDI와 비교한 성능을 거론한다.

• Journal of Mechanical Science and Technology
• /
• 제16권5호
• /
• pp.609-618
• /
• 2002

In practical designs, most of the multidisciplinary problems have a large-size and complicate design system. Since multidisciplinary problems have hundreds of analyses and thousands of variables, the grouping of analyses and the order of the analyses in the group affect the speed of the total design cycle. Therefore, it is very important to reorder and regroup the original design processes in order to minimize the total computational cost by decomposing large multidisciplinary problems into several multidisciplinary analysis subsystems (MDASS) and by processing them in parallel. In this study, a new decomposition method is proposed for parallel processing of multidisciplinary design optimization, such as collaborative optimization (CO) and individual discipline feasible (IDF) method. Numerical results for two example problems are presented to show the feasibility of the proposed method.

• ETRI Journal
• /
• 제30권4호
• /
• pp.495-505
• /
• 2008

This paper presents a parallel processing searcher structure for the initial synchronization of a direct sequence ultra-wideband (DS-UWB) system, which is suitable for the digital implementation of baseband functionalities with a 1.32 Gsample/s chip rate analog-to-digital converter. An initial timing acquisition algorithm and a data demodulation method are also studied. The proposed searcher effectively acquires initial symbol and frame timing during the preamble transmission period. A hardware efficient receiver structure using 24 parallel digital correlators for binary phase-shift keying DS-UWB transmission is presented. The proposed correlator structure operating at 55 MHz is shared for correlation operations in a searcher, a channel estimator, and the demodulator of a RAKE receiver. We also present a pseudo-random noise sequence generated with a primitive polynomial, $1+x^2+x^5$, for packet detection, automatic gain control, and initial timing acquisition. Simulation results show that the performance of the proposed parallel processing searcher employing the presented pseudo-random noise sequence outperforms that employing a preamble sequence in the IEEE 802.15.3a DS-UWB proposal.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2004년도 춘계학술발표대회
• /
• pp.1655-1658
• /
• 2004

Current rendering processors are organized mainly to process a triangle as fast as possible and recently parallel 3D rendering processors, which can process multiple triangles in parallel with multiple rasterizers, begin to appear. For high performance in processing triangles, it is desirable for each rasterizer have its own local pixel cache. However, the consistency problem may occur in accessing the data at the same address simultaneously by more than one rasterizer. In this paper, we propose a parallel rendering processor architecture, called DAVID II, resolving such consistency problem effectively. Moreover, the proposed architecture reduces the latency due to a pixel cache miss significantly. The experimental results show that DAVID II achieves almost linear speedup at best case even in sixteen rasterizers.

• 한국정밀공학회지
• /
• 제22권1호
• /
• pp.122-129
• /
• 2005

On the cluster system, the parallel code of rigid-plastic FEM has been developed. The cluster system, Simforge, has 15 processors and the total memory is 4.5GBytes. In the developed parallel code, the distributed data of the column-wise partitioned stiffness are stored as the compressed row storage and the diagonal preconditioned conjugate gradient solver is applied. The analysis of block upsetting is performed with the parallel code on Simforge cluster system. In this paper, the analysis results are compared and discussed.

• 대한기계학회논문집A
• /
• 제41권6호
• /
• pp.507-515
• /
• 2017

많은 절점 자유도로 표현이 되는 유연다물체 시스템의 효율적인 해석을 위해서는 병렬처리 기법이 적용될 수 있다. 이 분야에서의 병렬처리기법은 주로 선형대수방정식의 효율적인 해법에 초점이 맞추어 연구가 진행되었다. 본 논문에서는 기존의 방법과는 달리 병렬처리에 적합한 유연다물체 동역학 공식을 부분 시스템 합성방법을 이용하여 개발하고, OpenMP를 사용한 효율적인 병렬처리 방식을 제안하였다. 서로 다른 두 가지 병렬처리 방식을 3개의 동일한 유연체 회전 날개 시스템 시뮬레이션 통하여 비교하였다. 또한 실제의 CPU시간을 비교하여 제안한 병렬처리 방법의 효율성을 고찰하였다.

• 한국컴퓨터그래픽스학회논문지
• /
• 제2권1호
• /
• pp.24-30
• /
• 1996

광추적표현(ray tracing rendering) 기법은 컴퓨터를 이용하여 현실감 있는 영상을 얻기 위한 음영처리 방법의 하나로 오랜 컴퓨터 처리시간을 필요로 한다. 병렬처리 기법을 적용함으로서 컴퓨터 처리시간을 효과적으로 줄일 수 있어, 본 논문에서는 광추적 기법을 위한 병렬 알고리듬을 구현하고 트랜스퓨터시스템 상에서 실험하였다. 또한 알고리듬의 확장성과 부하균형을 위하여 프로세서 farm 모델을 응용하였다. 전체의 영상을 균일한 크기로 분할하고 각각의 프로세서 farm에 분배하는 방식을 사용하였기 때문에 제안된 알고리듬에서는 병렬시스템의 확장성과 부하의 균형문제를 자연스럽게 해결하였다. 구현된 병렬 알고리듬은 가변의 일꾼을 가지는 트랜스퓨터에서 실행하였으며 효율은 9개의 프로세서를 사용하였을 때 65% 이상으로 나타났다. 가장 우수한 성능을 가지는 경우는 작업의 분할 크기가 256~1024개의 화소를 가질 때인 것으로 측정되었다. 이와 같은 높은 효율과 우수한 확장성 이외에도 트랜스퓨터시스템이 지니고 있는 가격 대 성능비의 우수성으로 인하여, 트랜스퓨터는 확장성 있는 병렬시스템으로 적합한 것을 알 수 있다.

• 한국컴퓨터정보학회논문지
• /
• 제19권6호
• /
• pp.101-108
• /
• 2014

병렬 머신 스케줄링은 주어진 작업들의 총 완료 시간이 최소가 되도록 작업들을 병렬 머신들에 할당하는 문제로 강철 산업, 반도체 제조, 플라스틱 산업 등 다양한 제조 시스템 분야에서 활용되고 있다. 각 작업들은 준비 과정과 처리 과정을 거치게 되는데, 응용 분야에 따라 제거 과정이 필요한 경우도 있다. 이 중 처리 과정은 병렬 머신만 사용되는데 비해, 준비 과정이나 제거 과정은 서버와 병렬 머신이 동시에 사용된다. 기존의 연구들은 단일 서버를 사용하거나 준비 과정과 처리 과정만을 고려하는 연구가 대부분인데, 단일 서버를 사용하는 경우에는 서버에 병목 현상이 발생하게 되어 총 완료 시간이 늦어지게 되고, 병렬 머신의 수를 증가시키더라도 총 완료 시간은 별로 향상되지 않는 단점을 가지게 된다. 본 연구에서는 다중 서버를 사용하고 준비 과정, 처리 과정, 제거 과정을 모두 고려하는 병렬 머신 스케줄링 알고리즘을 제안하고, 서버의 수와 병렬 머신의 수가 총 완료 시간에 어떤 영향을 미치는지 실험을 통해 분석하였다.

• 한국전자통신학회논문지
• /
• 제9권7호
• /
• pp.791-797
• /
• 2014

빅데이터의 병렬분산처리 시스템을 위한 아파치 하둡 환경을 구축하기 위해서는 다수의 컴퓨터를 연결하여 노드를 구성하거나, 하나의 컴퓨터에 다수의 가상 노드 구성을 통해 클라우딩 환경을 구축하여야 한다. 그러나 이러한 시스템을 교육 환경에서 실습용으로 구축하는 것은 복잡한 시스템 구성과 비용적인 측면에서 많은 제약이 따른다. 따라서 빅데이터 처리 분야의 입문자들과 교육기관의 실습용으로 사용할 수 있는 실용적이고 저렴한 학습 시스템의 개발이 시급하다. 본 연구에서는 라즈베리파이 보드를 기반으로 하둡과 NoSQL과 같은 빅데이터 처리 및 분석 실습이 가능한 빅데이터 병렬분산처리 학습시스템을 설계 및 구현하였다. 구현된 빅데이터 병렬분산처리시스템은 교육현장과 빅데이터를 시작하는 입문자들에게 유용한 시스템이 될 것으로 기대된다.