• 한국전자파학회논문지
• /
• 제22권12호
• /
• pp.1060-1068
• /
• 2011

본 논문에서는 900 MHz 대역에서 동작하는 전류 모드 Class-D(Current-Mode Class-D: CMCD) 전력 증폭기를 설계 및 제작하고 특성을 분석하였다. 차동 구조에 의해 짝수차 고조파 성분이 제거된다는 점에 착안하여 출력단의 일반적인 CMCD 회로의 병렬 공진기를 제거하고 inverse class-F 전력 증폭기를 push-pull 구조로 연결하여 CMCD 전력 증폭기를 설계하였다. 로드-풀 기법을 이용하여 GaN 소자 기반의 inverse class-F 및 이를 적용한 CMCD 전력 증폭기를 설계 및 제작하였다. 제작한 CMCD는 34.2 dBm의 출력과 64.5 %의 드레인 효율을 가지며, 이는 출력측에 공진기 구조를 가지는 일반적인 CMCD 전력 증폭기의 드레인 효율과 비교했을 때 13.6 %의 효율 향상을 가진다.

• 대한전자공학회논문지TC
• /
• 제49권1호
• /
• pp.68-72
• /
• 2012

본 논문에서는 Composite Right-/Left-Handed (CRLH) 형태의 Metamaterial 구조의 대역통과여파기를 설계하여 이를 전력증폭기의 출력 정합단에 이용함으로써 고선형 전력증폭기를 구현하였다. 제안된 대역통과여파기는 직렬형태의 캐패시터와 전송선로, 병렬형태의 인덕터와 전송선로로 이루어져 있다. 전력증폭기의 동작대역에서 손실을 최소화하고 CRLH 구조를 이용하여 2차 고조파 성분을 제한시켜 전력증폭기의 선형성을 개선하였다. 또한 협대역 대역통과여파기의 특성을 이용하여 인접채널 누수비 특성 또한 개선하였다. 제안된 전력증폭기는 각각 출력 전력과 2차 고조파, 3차 혼변조, 인접채널 전력누수비는 각각 2.14 GHz에서 38.83 dBm, -61.33 dBc, -54.67 dBc, -51.33 dBc @ 5 MHz, -56.50 dBc @ 10 MHz 의 특성을 얻었다.

• 한국정보통신학회논문지
• /
• 제4권1호
• /
• pp.77-88
• /
• 2000

본 논문에서는 INMARSAT-B형 송신기에 사용되는 L-BAND(1626.5-1646.5 MHz)용 3단 가변이득 전력증폭기를 연구 개발하였다. 3단 가변이득 전력증폭기는 구동증폭단과 전력증폭단에 의해 고출력 모드일 때 +42 dBm, 중간출력 모드일 때는 +38 dBm, 저출력 모드일 때는 +34 dBm의 전력으로 증폭되며, 각각에 대해 상한 +1 dBm과 하한 2 dBm의 오차를 허용한다. 제작의 간편성 때문에 전체 3단 가변이득 전력증폭기를 크게 구동증폭단과 전력증폭단 두 부분으로 나누어 구현하였으며, 전력증폭부를 구동하기 위한 구동단은 HP사의 MGA-64135와 Motorola사의 MRF-6401을 사용하였으며, 전력증폭단은 ERICSSON사의 PTE-10114와 PTF-10021을 사용하여 RP부, 온도보상회로, 출력 조절회로 및 출력 검출회로를 함께 집적화 하였다. 이득조절은 디지털 감쇠기를 사용하였으며, 출력신호의 세기를 검출하기 위하여 20 dB 방향성 결합기를 이용하였다. 제작된 3단 가변이득 전력증폭기는 20 MHz대역폭 내에서 소신호 이득이 41.6 dB, 37.6 dB, 33.2 dB 를 얻었으며, 입출력 정재파비는 1.3:1 이하, 12 dBm의 PldB, PldB 출력레벨에서 3 dB Back off 시켰을 때 36.5 dBc의 IM3를 얻었다. 1636.5 MHz 주파수에 대해 출력전력은 43 dBm으로서 설계시 목표로 했던 최대 출력전력 20 Watt를 얻었다.

• 한국전자파학회논문지
• /
• 제26권7호
• /
• pp.620-626
• /
• 2015

본 논문에서는 2차 전역통과 필터를 이용하여 입력정합을 수행하고, LC 병렬공진 회로를 이용하여 트랜지스터의 출력 리액턴스를 최소화하는 기법을 적용함으로써 2~6 GHz에서 동작하는 광대역 GaN 전력증폭기 MMIC를 설계 및 제작하였다. 광대역 손실정합을 위해 사용된 2차 전역통과 필터는 트랜지스터의 채널 저항 효과를 보상하기 위해 비대칭적 구조를 사용하였다. Win Semiconductors사의 $0.25{\mu}m$ GaN HEMT 파운드리 공정으로 제작된 MMIC 칩은 크기가 $2.6mm{\times}1.3mm$이며, 주파수 대역 내에서 약 13 dB의 평탄한 이득 특성과 10 dB 이상의 우수한 입력정합 특성을 보였다. 포화출력 조건에서 측정된 출력전력은 2~6 GHz에서 38.6~39.8 dBm의 값을 보였고, 전력부가효율은 31.3~43.4 %을 나타내었다.

• 한국전자파학회논문지
• /
• 제23권3호
• /
• pp.361-366
• /
• 2012

본 논문에서는 TSMC 0.18 ${\mu}m$ CMOS 공정을 사용하여 저전력, 5.2 GHz 대역 저잡음 증폭기를 설계하였다. 제안된 회로는 5.2 GHz 대역 저잡음 증폭기 설계를 위해, 공통 게이트 구조를 이용하여 입력 정합을 하였다. 입력 정합단에 캐패시터 크로스 커플링 방법을 사용하여 적은 양의 전류를 흘려 적당한 이득을 얻었다. 추가적인 전력 소비 없이 부족한 이득을 증가시키기 위하여 전류 재사용 방법을 이용하여 공통 게이트 증폭단 위에 공통 소스 구조를 추가하였다. 전류 재사용단의 인덕터의 크기를 줄이기 위하여 캐패시터를 병렬로 연결함으로써 실효 인덕턴스 값을 증가시켜 인덕터의 크기를 줄였다. 제안된 회로는 5.2 GHz 대역에서 17.4 dB의 이득과 2.7 dB의 잡음 지수 특성을 갖는다. 저잡음 증폭기는 1.8 V의 공급 전압에 대해 5.2 mW의 전력을 소비한다.

• 한국광학회지
• /
• 제33권6호
• /
• pp.245-251
• /
• 2022

타일형 결맞음 빔결합 연구를 위하여 시드 공유형 다채널 광섬유 레이저 및 출력단, 다중 빔 정렬 기술을 개발하였다. 광섬유 레이저는 7개의 채널을 갖고, 각각의 채널당 출력 10 W 이상으로 시드, 전치 증폭기, 광 분배기, 주 증폭기로 구성된 master oscillator power amplifier 구조이다. 레이저 빔 시준 및 정렬을 위하여 틸팅 기능이 가능한 출력단을 개발하였다. 출력단은 채움값을 높이기 위하여 원통형 구조로 제작하였으며, 광섬유 엔드캡의 결합이 가능하게 하였고, 출력단 내부에 PZT를 장착하여 틸팅 기능을 구현하였다. 다중 채널 레이저의 각 채널 빔을 표적의 한 점으로 정렬하기 위하여 stochastic parallel gradient decent (SPGD) 알고리즘을 적용하였다. SPGD 알고리즘을 이용한 PZT 제어를 통해 다중 빔 정렬을 성공적으로 구현하였다. 다중 빔 정렬 기술을 이용한 결맞음 빔결합 기술 개발이 기대된다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(1)
• /
• pp.245-248
• /
• 2000

In this paper, we present the performance of a multi-code parallel combinatory CDMA system using bi-orthogonal modulation under multipath fading channel. In general, the dynamic range of the amplitude of the transmit signal is very large in conventional multi-code CDMA systems, resulting in severe nonlinear distortion due to high power amplifier and thus significant BER performance degradation. Since the number of simultaneously multiplexed code channels in the proposed system is reduced, the proposed system exhibits reduction of peak-to-average power ratio (PAPR) of the transmit signal amplitude with significant BER improvement. We verify the performance of the proposed system by computer simulations under the Vehicular B multipath fading channel model by ARIB.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 제13회 신호처리 합동 학술대회 논문집
• /
• pp.951-954
• /
• 2000

In this paper, we present a multi-code parallel combinatory CDMA system using bi-orthogonal modulation to reduce envelope variation and improve bit error. .rate (BER) performance. In general, the dynamic range of the amplitude of the transmit signal is very large in the case of conventional multi-code CDMA systems, resulting in severe nonlinear distortion due to high power amplifier and thus significant BER performance degradation. The proposed system exhibits reduction of peak-to-average power ratio (PAPR) of the transmit signal amplitudes and significant performance improvement. We verify the performance of the proposed system by computer simulations under AWGN channel and flat fading channel.

• 센서학회지
• /
• 제30권4호
• /
• pp.223-228
• /
• 2021

This work presents a low-power CMOS image sensor (CIS) with a multi-column-parallel (MCP) readout structure while focusing on improving its performance compared to previous works. A delta readout scheme that utilizes the image characteristics is optimized for the MCP readout structure. By simply alternating the MCP readout direction for each row selection, additional memory for the row-to-row delta readout is not required, resulting in a reduced area of occupation compared to the previous work. In addition, the bias current of a pre-amplifier in a successive approximate register (SAR) analog-to-digital converter (ADC) changes according to the operating period to improve the power efficiency. The prototype CIS chip was fabricated using a 0.18-㎛ CMOS process. A 160 × 120 pixel array with 4.4 ㎛ pitch was implemented with a 10-bit SAR ADC. The prototype CIS demonstrated a frame rate of 120 fps with a total power consumption of 1.92 mW.

• 한국정보통신학회논문지
• /
• 제23권8호
• /
• pp.966-974
• /
• 2019

본 연구에서는 저전력 영역에서의 효율을 개선하기 위해 바이패스 구조를 갖춘 2.4GHz CMOS 전력 증폭기를 제안한다. 바이패스 구조를 설계하기 위해, 구동 증폭단의 공통 게이트 트랜지스터를 두 개로 분할하였다. 공통 게이트 트랜지스터 중 하나는 고출력 전력 모드를 위한 전력단을 구동하도록 설계된다. 다른 공통 게이트 트랜지스터는 저출력 전력 모드를 위해 전력단을 바이 패스하도록 설계하였다. 측정 된 최대 출력은 20.35 dBm이며 효율은 12.10 %이다. 11.52 dBm의 측정 된 출력에서 효율은 전력증폭단을 바이 패스함으로써 1.90 %에서 7.00 %로 향상됨을 확인하였다. 측정 결과를 바탕으로 제안 된 바이 패스 구조의 타당성을 성공적으로 검증 하였다.