• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.820-822
• /
• 2005

본 논문에서는 16비트 혹은 32비트 고정 소수점 연산을 지원하는 디지털 신호처리 기능을 강화한 명령어 축소형 마이크로프로세서를 설계하였다. 설계한 마이크로프로세서는 명령어 축소형 마이크로 아키텍쳐의 표준에 따라서 범용 마이크로프로세서의 기능과 디지털 신호처리 프로세서의 기능을 함께 갖추고 있다. 산술연산기능 유닛, 디지털 신호처리 유닛, 메모리 제어 유닛으로 구성되어 있으며, 이 연산 유닛들이 병렬적으로 수행되어 디지털 신호처리 명령이나 로드/스토어 명령어의 지연된 시간을 보상할 수 있게 설계되었다. 이 연산유닛들을 병렬적으로 동작하게 함으로써 5단계 파이프라인의 구조로 고성능 마이크로프로세서를 구현하였다.

• 융합신호처리학회 학술대회논문집
• /
• 한국신호처리시스템학회 2000년도 추계종합학술대회논문집
• /
• pp.149-152
• /
• 2000

스캐너는 문서, 사진, 필름 등을 스캔하여 디지털 데이터로 출력하는 장비이다. 이 중에서도 필름 스캐너는 네거티브/포지티브 필름을 스캔할 수 있는 스캐너이다. 본 논문에서는 스캐너를 구성하는 스텝모터 제어부, 이미지센서부, A/D converter 제어부 등을 설계하고 고속 신호처리를 위해 DSP를 사용한다. 또한 이런 주변기기와 DSP의 인터페이스 회로는 사용자가 임의의 논리회로를 프로그램 하여 내장할 수 있는 EPLD(Erasable Programmable Logic Device)를 이용한다. 스캐너를 제어하고 스캔된 데이터를 PC로 전송하기 위해 PC와의 인터페이스는 parallel 포트를 사용하며 35mm 필름을 스캔할 경우 9백만 화소 이상(수평 해상도 3835, 수직 해상도 2592)의 고해상도를 얻을 수 있도록 하드웨어를 설계한다.

• 센서학회지
• /
• 제27권6호
• /
• pp.362-367
• /
• 2018

A complementary metal oxide semiconductor (CMOS) binary image sensor is proposed for low-power and low-noise operation. The proposed binary image sensor has the advantages of reduced power consumption and fixed pattern noise (FPN). A gate/body-tied (GBT) p-channel metal-oxide-semiconductor field-effect transistor (PMOSFET)-type photodetector is used as the proposed CMOS binary image sensor. The GBT PMOSFET-type photodetector has a floating gate that amplifies the photocurrent generated by incident light. Therefore, the sensitivity of the GBT PMOSFET-type photodetector is higher than that of other photodetectors. The proposed CMOS binary image sensor consists of a pixel array with $394(H){\times}250(V)$ pixels, scanners, bias circuits, and column parallel readout circuits for binary image processing. The proposed CMOS binary image sensor was analyzed by simulation. Using the dynamic comparator, a power consumption reduction of approximately 99.7% was achieved, and this performance was verified by the simulation by comparing the results with those of a two-stage comparator. Also, it was confirmed using simulation that the FPN of the proposed CMOS binary image sensor was successfully reduced by use of the double sampling process.

• 전자공학회논문지
• /
• 제50권8호
• /
• pp.253-263
• /
• 2013

광학측정기법 중 주파수 스캐닝 간섭계는 기존 3차원 측정기법과 비교하여 광학 하드웨어 구조가 측정과정동안 고정되어 있어, 대물렌즈나 대상물체의 수직 스캐닝 없이 단지 광원의 주파수만 특정한 주파수 밴드내에서 스캐닝 하여 대상물체에 주사되므로, 우수한 광학 측정 성능을 보인다. 광원의 주파수를 변경하여 간섭계를 통해 간섭 영상을 획득한 후, 밝기 영상 데이터를 주파수 영역 데이터로 변환하고, 고속 푸리에 변환을 통한 주파수 분석을 이용하여 대상 물체의 높이 정보를 계측한다. 하지만, 대상물체의 광학적 특성에 기인한 광학노이즈와 주파수 스캐닝동안 획득되는 영상의 수에 따라 증가하는 영상처리시간은 여전히 주파수 스캐닝 간섭계의 문제이다. 이를 위해, 1) 편광기반 주파수 스캐닝 간섭계가 광학 노이즈에 대한 강인성을 확보하기 위해 제안되어진다. 시스템은 주파수 변조 레이저, 참조 거울 앞단의 ${\lambda}/4$ 판, 대상 물체 앞단의 ${\lambda}/4$ 판, 편광 광분배기, 이미지 센서 앞단의 편광기, 광섬유 광원 앞단의 편광기, 편광 광분배기와 광원의 편광기 사이에 위치하는 ${\lambda}/2$ 판으로 구성된다. 제안된 시스템을 이용하여, 편광을 기반으로한 간섭이미지의 대조대비를 조절할 수 있다. 2) 신호처리 고속화 방법이 간섭계 시스템을 위해 제안되며, 이는 그래픽 처리 유닛(GPU)과 같은 병렬처리 하드웨어와 계산 통합 기기 구조(CUDA)와 같은 프로그래밍 언어로 구현된다. 제안된 방법을 통해 신호처리 시간은 실시간 처리가 가능한 작업시간을 얻을 수 있었다. 최종적으로 다양한 실험을 통해 제안된 시스템을 정확도와 신호처리 시간의 관점으로 평가하였고, 실험결과를 통해 제안한 시스템이 광학측정기법의 실적용을 위해 효율적임을 보였다.

• 정보처리학회논문지B
• /
• 제11B권6호
• /
• pp.735-742
• /
• 2004

본 논문은 일반적인 그래픽스 하드웨어를 이용하여 더욱 빠른 신경망을 구현하고, 구현된 시스템을 영상 처리 분야에 적용함으로써 효용성을 검증한다. GPU의 병렬성을 효율적으로 사용하기 위하여, 다수의 입력벡터와 연결가중치벡터를 모아서 많은 내적연산을 하나의 행렬곱 연산으로 대체하였고, 시그모이드와 바이어스 항 덧셈 연산도 GPV 상에서 픽셀세이더로 구현하였다. ATI RADEON 9800 XT 보드를 이용하여 구현된 신경망 시스템은 CPU를 사용한 기존의 시스템과 비교하여 정확도의 차이 없이 30배 정도의 속도 향상을 얻을 수 있었다.

• Asian Pacific Journal of Cancer Prevention
• /
• 제16권18호
• /
• pp.8351-8358
• /
• 2016

Electronic cleansing is an image post processing technique in which the tagged colonic content is subtracted from colon using CTC images. There are post processing artefacts, like: 1) soft tissue degradation; 2) incomplete cleansing; 3) misclassification of polyp due to pseudo enhanced voxels; and 4) pseudo soft tissue structures. The objective of the study was to subtract the tagged colonic content without losing the soft tissue structures. This paper proposes a novel adaptive method to solve the first three problems using a multi-step algorithm. It uses a new edge model-based method which involves colon segmentation, priori information of Hounsfield units (HU) of different colonic contents at specific tube voltages, subtracting the tagging materials, restoring the soft tissue structures based on selective HU, removing boundary between air-contrast, and applying a filter to clean minute particles due to improperly tagged endoluminal fluids which appear as noise. The main finding of the study was submerged soft tissue structures were absolutely preserved and the pseudo enhanced intensities were corrected without any artifact. The method was implemented with multithreading for parallel processing in a high performance computer. The technique was applied on a fecal tagged dataset (30 patients) where the tagging agent was not completely removed from colon. The results were then qualitatively validated by radiologists for any image processing artifacts.

• 대한전자공학회논문지
• /
• 제26권2호
• /
• pp.87-93
• /
• 1989

패턴인식과 영상처리 응용에 이용되는 자승오차 패턴 클러스터링 알고리듬은 특징벡터 행렬의 연산에 상당한 처리시간은 요구한다. 그러므로 본 논문은 병렬처리와 파이프라인 특성을 갖는 잉여수체계를 이용한 고속의 자승오차 패턴 클러스터링 프로세서를 제안한다. 제안된 자승오차 패턴 클러스터링 프로세서는 영상분할 실험으로부터 의미있는 영역으로 나눌 수 있는 클러스터의 수에 대하여 만족할 만한 오차를 보이며 80287 수치 연산용 프로세서보다 약 200배 빠름을 보인다. 그 결과 대규모의 데이타를 실시간으로 처리하여야 하는 응용분야에 효과적으로 이용할 수 있음을 확인하였다.

• 융합신호처리학회논문지
• /
• 제8권4호
• /
• pp.293-296
• /
• 2007

본 논문에서는 벡터 미디언 값을 계산하기 위한 시스톨릭 어레이 구조의 벡터 미디언 필터 구조를 제안하였다. 컬러영상처리에서 벡터 신호는 빨강, 녹색 파랑의 3개의 요소로 이루어져 있다. 벡터 미디어 필터는 빨강, 녹색 파랑 요소로 이루어진 벡터 신호들 중에서 벡터 신호를 크기 순서대로 나열하였을 때 가운데 값을 갖는 벡터 신호를 구하는 필터로, 컬러 영상처리에서 기본적으로 많이 사용되는 필터이다. 벡터 신호가 N 개가 있을 때, 지금 까지 제안된 구조에서는(3N+1) 클럭이 필요하나, 제안된 구조에서는 (N+2) 클럭이 소요된다. 그리고 기존의 구조에서는 N 개의 입력 벡터 신호는 미디언 필터에 병렬로 입력되어야 하나 제안된 구조에서는 입력 신호는 직렬로 인가된다. FPGA를 사용하여 구현하였다.

• 전기전자학회논문지
• /
• 제20권3호
• /
• pp.303-306
• /
• 2016

본 논문에서는 GPGPU를 활용하여 Convolutional neural network의 가속화 방법을 제안한다. Convolutional neural network는 이미지의 특징 값을 학습하여 분류하는 neural network의 일종으로 대량의 데이터를 학습해야하는 영상 처리에 적합하다. 기존의 Convolutional neural network의 convolution layer는 다수의 곱셈 연산을 필요로 하여 임베디드 환경에서 실시간으로 동작하기에 어려움이 있다. 본 논문에서는 이러한 단점을 해결하기 위하여 winograd convolution 연산을 통하여 곱셈 연산을 줄이고 GPGPU의 SIMT 구조를 활용하여 convolution 연산을 병렬 처리한다. 실험은 ModelSim, TestDrive를 사용하여 진행하였고 실험 결과 기존의 convolution 연산보다 처리 시간이 약 17% 개선되었다.

• 대한임베디드공학회논문지
• /
• 제9권6호
• /
• pp.335-344
• /
• 2014

As a kind of 2D spatial coordinate transform, image warping is a basic image processing technique utilized in various applications. Though image warping algorithm is composed of relatively simple operations such as memory accesses and computations of weighted average, real-time implementations on embedded vision systems suffer from limited computational power because the simple operations are iterated as many times as the number of pixels. This paper presents a real-time implementation of a look-up table(LUT)-based image warping using an FPGA. In order to ensure sufficient data transfer rate from memories storing mapping LUT and image data, appropriate memory devices are selected by analyzing memory access patterns in an LUT-based image warping using backward mapping. In addition, hardware structure of a parallel and pipelined architecture is proposed for fast computation of bilinear interpolation using fixed-point operations. Accuracy of the implemented hardware is verified using a synthesized test image, and an application to real-time lens distortion correction is exemplified.