• 제목/요약/키워드: Parallel Computer

검색결과 1,777건 처리시간 0.025초

건식 식각 공정을 위한 초고속 병렬 연산 시뮬레이터 개발 (Development of High Performance Massively Parallel Processing Simulator for Semiconductor Etching Process)

  • 이제희;권오섭;반용찬;원태영
    • 전자공학회논문지D
    • /
    • 제36D권10호
    • /
    • pp.37-44
    • /
    • 1999
  • 건식 식각 공정을 시뮬레이션하기 위하여, 플라즈마 챔버 내의 식각 이온 거동 메카니즘을 몬테카를로 수치해석 방식으로 구현하였고, 식각 이온의 거동에 의한 기판의 식각 형상을 확인하기 위하여 셀 방식의 표면 전진기를 개발하였다. 몬테카를로 수치 계산의 단점인 과다한 계산 시간을 효과적으로 감소시키기 위하여, CRAY T3E 병렬 컴퓨터와 여러대의 워크스테이션을 연결한 MPI 환경에서 몬테카를로 병렬 계산 알고리즘을 개발하였다. 본 연구에서 개발한 몬테카를로 병렬 계산 알고리즘은 95% 이상의 효율성을 보이며, 16개의 프로세서를 사용하였을 때 16의 스피드업(Speedup) 값을 얻었다. 또한 셀 방식의 병렬 연산 표면 전진기를 이용하여 토포그래피 시뮬레이션을 수행한 결과에서, 셀의 개수가 2갭만 개 일 때, 약 600Mb 이상의 메모리가 소요되므로 단일 워크스테이션 환경에서는 불가능한 계산이 본 연구에서 개발한 병렬 계산 알고리즘을 이용하였을 때 32개의 프로세서에서 15분의 계산시간이 소요되었다.

  • PDF

NTGST 병렬화를 이용한 고해상도 BLU 검사의 고속화 (NTGST-Based Parallel Computer Vision Inspection for High Resolution BLU)

  • 김복만;서경석;최흥문
    • 대한전자공학회논문지SP
    • /
    • 제41권6호
    • /
    • pp.19-24
    • /
    • 2004
  • 본 논문에서는 LCD (liquid crystal display) 생산라인에서 컴퓨터 비전에 의한 BLU (back light unit)의 고해상도 정밀검사를 원활하게 하기 위해 SIMD (single instruction stream and multiple data stream)형 병렬 구조의 다중 프로세서를 이용하여 계산 집약적인 NTGST (noise-tolerant generalized symmetry transform) 검사 알고리즘을 병렬구현 하였다. 먼저 알고리즘 자체의 속도향상을 위해 C 코드의 최적화를 거친 후, 순차형 프로그램을 N개의 데이터를 동시에 처리하는 SIMD형 언어로 변환하고, 검사영상 데이터를 SIMD형 다중프로세서에서 P개의 각 쓰레드에 분할 할당함으로써 O(NP)의 속도향상이 가능하도록 하였다. Dual Pentium Ⅲ 프로세서를 사용하여 실험한 결과, 제안한 병렬시스템은 기존보다 Sp=8 배 이상 고속 처리가 가능하여, 다양한 크기의 BLU에 대한 고해상도 정밀검사장비에도 신축적으로 확장적용 가능함을 확인하였다.

이산적 DVFS 멀티코어 프로세서 상에서 실시간 병렬 작업을 위한 확률적 저전력 스케쥴링 (Probabilistic Power-saving Scheduling of a Real-time Parallel Task on Discrete DVFS-enabled Multi-core Processors)

  • 이완연
    • 한국컴퓨터정보학회논문지
    • /
    • 제18권2호
    • /
    • pp.31-39
    • /
    • 2013
  • 본 논문에서는 멀티코어 프로세서에서 단일 실시간 병렬 작업의 데드라인을 만족하면서 전력 소모량의 확률적 기대 값을 최소화하는 스케쥴링 기법을 제안하였다. 제안된 기법에서는 단일 작업을 여러 개의 코어들 상에서 동시에 수행하는 병렬 처리 기법을 적용하였고, 전체 코어들 중에서 일부의 코어들만을 사용하고 나머지 코어들의 전원을 소등하여 전력 소모량을 줄였다. 또한 한정된 개수의 이산적 클락 주파수 값들을 가지는 DVFS 기반 멀티코어 프로세서에 대해서, 확률적 계산량 모델을 가진 실시간 병렬 작업의 데드라인을 만족하면서 전력 소모량의 확률적 기대 값을 최소화함을 수학적으로 증명하였다. 성능평가 실험에서, 제안된 기법이 기존 방법의 전력소모량을 최대 81%까지 감소시킴을 확인하였다.

병렬 공간 조인 시 정적 부하 균등화를 위한 작업 생성 및 할당 방법 ((Task Creation and Allocation for Static Load Balancing in Parallel Spatial Join)

  • 박윤필;염근혁
    • 한국정보과학회논문지:데이타베이스
    • /
    • 제28권3호
    • /
    • pp.418-429
    • /
    • 2001
  • 현재의 지리 정보 시스템(GIS : Geographical Information System)은 컴퓨터 응용 시스템의 중요한 분야로서 도시 정보 시스템, 교통 정보 시스템 등에 활용되고 있다. 이들 응용 분야 는 대용량의 공간 데이터를 다루기 때문에 효율적인 공간 연산 수행을 위한 기본 연산자를 필요로 한다. 특히, 기본 연산자 중에서 공간 조인은 연산에 참여하는 객체의 수가 증가함에 따라 수행 시간이 지수적으로 증가하는 특성을 가지고 있으므로 빠른 응답 시간을 요구하는 시스템에는 부적합하다. 따라서 이러한 요구 사항을 만족시키기 위해서는 공간 조인의 효율 적인 병렬 수행이 필요하다. 본 논문에서는 공간 조인의 효율적인 병렬수행을 위하여 정적 부하 균등화를 위한 작업 생성 및 할당 방법을 제시한다. 이 방법은 공간 지역성을 고려하 여 작업을 생성하고, 비용 모댈을 통하여 작업량을 예측하여 표현한 뒤 작업 그래프로 나타 낸다. 그리고 생성된 작업 그래프를 그래프 분할 알고리즘을 통하여 균등하게 할당한다. 본 논문에서 제시된 방법은 독일 Parsytec 사의 CC16 병렬머쉰에서 실험한 결과로 볼 때, 기 존의 정적 할당을 통한 작업 생성 및 할당 방법에 비하여 각 프로세서간의 작업 수행시간의 편차를 줄임으로써 부하 균등화의 효과를 가져온다.

  • PDF

다중스레드 데이타 병렬 프로그램의 표현 : PCFG(Parallel Control Flow Graph) (A Representation for Multithreaded Data-parallel Programs : PCFG(Parallel Control Flow Graph))

  • 김정환
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제29권12호
    • /
    • pp.655-664
    • /
    • 2002
  • 데이타 병렬 모델은 대규모 병렬성을 용이하게 얻을 수 있는 장점이 있지만, 데이타 분산으로 인한 통신 지연시간은 상당한 부담이 된다. 본 논문에서는 데이타 병렬 프로그램에 내재되어 있는 태스크 병렬성을 추출하여 이러한 통신 지연시간을 감추는데 이용할 수 있음을 보인다. 기존의 태스크 병렬성 추출은 데이타 병렬성을 고려하지 않았지만, 여기서는 데이타 병렬성을 그대로 유지하면서 태스크 병렬성을 활용하는 방법에 대해 설명한다. 데이타 병렬 루프를 포함할 수 있는 다수의 태스크 스레드들로 구성된 다중스레드 프로그램을 표현하기 위해 본 논문에서는 PCFG(Parallel Control Flow Graph)라는 표현 형태를 제안한다. PCFG는 단일 스레드인 원시 데이타 병렬 프로그램으로부터 HDG(Hierarchical Dependence Graph)를 통해 생성될 수 있으며, 또한 PCFG로부터 다중스레드 코드를 쉽게 생성할 수 있다.

Parametric study of porous media as substitutes for flow-diverter stent

  • Ohta, Makoto;Anzai, Hitomi;Miura, Yukihisa;Nakayama, Toshio
    • Biomaterials and Biomechanics in Bioengineering
    • /
    • 제2권2호
    • /
    • pp.111-125
    • /
    • 2015
  • For engineers, generating a mesh in porous media (PMs) sometimes represents a smaller computational load than generating realistic stent geometries with computer fluid dynamics (CFD). For this reason, PMs have recently become attractive to mimic flow-diverter stents (FDs), which are used to treat intracranial aneurysms. PMs function by introducing a hydraulic resistance using Darcy's law; therefore, the pressure drop may be computed by test sections parallel and perpendicular to the main flow direction. However, in previous studies, the pressure drop parallel to the flow may have depended on the width of the gap between the stent and the wall of the test section. Furthermore, the influence of parameters such as the test section geometry and the distance over which the pressure drops was not clear. Given these problems, computing the pressure drop parallel to the flow becomes extremely difficult. The aim of the present study is to resolve this lack of information for stent modeling using PM and to compute the pressure drop using several methods to estimate the influence of the relevant parameters. To determine the pressure drop as a function of distance, an FD was placed parallel and perpendicular to the flow in test sections with rectangular geometries. The inclined angle method was employed to extrapolate the flow patterns in the parallel direction. A similar approach was applied with a cylindrical geometry to estimate loss due to pipe friction. Additionally, the pressure drops were computed by using CFD. To determine if the balance of pressure drops (parallel vs perpendicular) affects flow patterns, we calculated the flow patterns for an ideal aneurysm using PMs with various ratios of parallel pressure drop to perpendicular pressure drop. The results show that pressure drop in the parallel direction depends on test section. The PM thickness and the ratio of parallel permeability to perpendicular permeability affect the flow pattern in an ideal aneurysm. Based on the permeability ratio and the flow patterns, the pressure drop in the parallel direction can be determined.

A FUNCTIONAL CENTRAL LIMIT THEOREM FOR MULTIVARIATE LINEAR PROCESS WITH POSITIVELY DEPENDENT RANDOM VECTORS

  • KO, MI-HWA;KIM, TAE-SUNG;KIM, HYUN-CHULL
    • 호남수학학술지
    • /
    • 제27권2호
    • /
    • pp.301-315
    • /
    • 2005
  • Let $\{A_u,\;u=0,\;1,\;2,\;{\cdots}\}$ be a sequence of coefficient matrices such that ${\sum}_{u=0}^{\infty}{\parallel}A_u{\parallel}<{\infty}$ and ${\sum}_{u=0}^{\infty}\;A_u{\neq}O_{m{\times}m}$, where for any $m{\times}m(m{\geq}1)$, matrix $A=(a_{ij})$, ${\parallel}A{\parallel}={\sum}_{i=1}^m{\sum}_{j=1}^m{\mid}a_{ij}{\mid}$ and $O_{m{\times}m}$ denotes the $m{\times}m$ zero matrix. In this paper, a functional central limit theorem is derived for a stationary m-dimensional linear process ${\mathbb{X}}_t$ of the form ${\mathbb{X}_t}={\sum}_{u=0}^{\infty}A_u{\mathbb{Z}_{t-u}}$, where $\{\mathbb{Z}_t,\;t=0,\;{\pm}1,\;{\pm}2,\;{\cdots}\}$ is a stationary sequence of linearly positive quadrant dependent m-dimensional random vectors with $E({\mathbb{Z}_t})={{\mathbb{O}}$ and $E{\parallel}{\mathbb{Z}_t}{\parallel}^2<{\infty}$.

  • PDF

병렬 DSP 시스템을 이용한 화력발전소 고속 시뮬레이션 (High-speed simulation for fossil power plants uisng a parallel DSP system)

  • 박희준;김병국
    • 전자공학회논문지C
    • /
    • 제35C권4호
    • /
    • pp.38-49
    • /
    • 1998
  • A fossil power plant can be modeled by a lot of algebraic equations and differential equations. When we simulate a large, complicated fossil power plant by a computer such as workstation or PC, it takes much time until overall equations are completely calculated. Therefore, new processing systems which have high computing speed is ultimately needed for real-time or high-speed(faster than real-time) simulators. This paper presents an enhanced strategy in which high computing power can be provided by parallel processing of DSP processors with communication links. DSP system is designed for general purpose. Parallel DSP system can be easily expanded by just connecting new DSP modules to the system. General urpose DSP modules and a VME interface module was developed. New model and techniques for the task allocation are also presented which take into account the special characteristics of parallel I/O and computation. As a realistic cost function of task allocation, we suggested 'simulation period' which represents the period of simulation output intervals. Based on the development of parallel DSP system and realistic task allocation techniques, we cound achieve good efficiency of parallel processing and faster simulation speed than real-time.

  • PDF

재귀적 자료구조에 대한 재귀 함수의 병렬화 (Parallelization of Recursive Functions for Recursive Data Structures)

  • 안준선;한태숙
    • 한국정보과학회논문지:소프트웨어및응용
    • /
    • 제26권12호
    • /
    • pp.1542-1552
    • /
    • 1999
  • 자료 병렬성이란 자료 집합의 원소들에 대하여 동일한 작업을 동시에 수행하므로써 얻어지는 병렬성을 말한다. 함수형 언어에서 자료 집합에 대한 반복 수행은 재귀적 자료형에 대한 재귀 함수에 의하여 표현된다. 본 논문에서는 이러한 재귀 함수를 자료 병렬 프로그램으로 변환하기 위한 병렬화 방법을 제시한다. 생성되는 병렬 프로그램의 병렬 수행 구조로는 일반적인 형태의 재귀적 자료형에 대하여 정의되는 다형적인 자료 병렬 연산을 사용하여 트리, 리스트 등과 같은 일반적인 재귀적 자료 집합에 대한 자료 병렬 수행이 가능하도록 하였다. 재귀 함수의 병렬화를 위해서는, 함수를 이루는 각각의 계산들의 병렬성을 재귀 호출에 의해 존재하는 의존성에 기반하여 분류하고, 이에 기반하여 각각의 계산들에 대한 적절한 자료 병렬 연산을 사용하는 병렬 프로그램을 생성하였다.Abstract Data parallelism is obtained by applying the same operations to each element of a data collection. In functional languages, iterative computations on data collections are expressed by recursions on recursive data structures. We propose a parallelization method for data-parallel implementation of such recursive functions. We employ polytypic data-parallel primitives to represent the parallel execution structure of the object programs, which enables data parallel execution with general recursive data structures, such as trees and lists. To transform sequential programs to their parallelized versions, we propose a method to classify the types of parallelism in subexpressions, based on the dependencies of the recursive calls, and generate the data-parallel programs using data-parallel primitives appropriately.

Design and Implementation of a Latency Efficient Encoder for LTE Systems

  • Hwang, Soo-Yun;Kim, Dae-Ho;Jhang, Kyoung-Son
    • ETRI Journal
    • /
    • 제32권4호
    • /
    • pp.493-502
    • /
    • 2010
  • The operation time of an encoder is one of the critical implementation issues for satisfying the timing requirements of Long Term Evolution (LTE) systems because the encoder is based on binary operations. In this paper, we propose a design and implementation of a latency efficient encoder for LTE systems. By virtue of 8-bit parallel processing of the cyclic redundancy checking attachment, code block (CB) segmentation, and a parallel processor, we are able to construct engines for turbo codings and rate matchings of each CB in a parallel fashion. Experimental results illustrate that although the total area and clock period of the proposed scheme are 19% and 6% larger than those of a conventional method based on a serial scheme, respectively, our parallel structure decreases the latency by about 32% to 65% compared with a serial structure. In particular, our approach is more latency efficient when the encoder processes a number of CBs. In addition, we apply the proposed scheme to a real system based on LTE, so that the timing requirement for ACK/NACK transmission is met by employing the encoder based on the parallel structure.