• 제목/요약/키워드: PS algorithm

검색결과 87건 처리시간 0.037초

태그 수 그룹화를 통한 STAC 프로토콜의 성능 개선 (Performance Improvement of STAC Protocol by Grouping the Number of Tags)

  • 임인택
    • 한국정보통신학회논문지
    • /
    • 제19권4호
    • /
    • pp.807-812
    • /
    • 2015
  • RFID 시스템에서 리더의 식별영역 내에 있는 태그들이 동시에 응답하면 충돌이 발생한다. 이러한 충돌을 해결하기 위한 방법이 충돌 방지 알고리즘이다. Auto-ID 센터에서는 13.56MHz RFID 시스템에서 다중 태그를 식별하기 위한 충돌 방지 알고리즘으로 STAC 프로토콜을 제안하였다. PS 알고리즘은 리더의 송신 전력을 점진적으로 증가시키면서 리더의 식별 영역 내에 있는 태그들을 그룹화 하여 식별하는 기법이다. 본 논문에서는 STAC 프로토콜에 PS 알고리즘을 적용한 STAC/PS 알고리즘을 제안하고, 이에 대한 성능을 분석한다. 시뮬레이션을 통한 성능분석의 결과, 제안한 기법은 충돌률이 STAC 프로토콜에 비하여 50% 정도 낮으므로 태그 식별 시간이 짧음을 알 수 있었다.

고정된 프레임 크기를 갖는 PS 알고리즘의 성능 분석 (Performance Analysis of PS Algorithm with FIxed Frame Length)

  • 임인택
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2014년도 춘계학술대회
    • /
    • pp.547-549
    • /
    • 2014
  • RFID 시스템의 태그 식별 성능은 동시에 응답하는 태그들로 인한 태그 충돌 확률과 밀접한 관계가 있다. PS 알고리즘은 리더의 송신 전력을 점진적으로 증가시키면서 리더의 식별 영역 내에 있는 태그들을 그룹화하여 식별하는 기법이다. 이 기법에서는 매 스캔 과정을 수행할 때마다 고정된 크기의 프레임을 사용한다. 이로 인하여 PS 알고리즘의 성능은 태그의 수, 프레임 크기, 및 전력 증가 값에 따라 다양하게 나타나는 문제점이 있을 것으로 예상된다. 따라서 본 논문에서는 프레임 크기와 전력 증가 값에 따른 PS 알고리즘의 성능을 분석한다.

  • PDF

송신 전력 제어에 의한 태그 그룹화 방법을 적용한 STAC/PS 알고리즘 (STAC/PS Algorithm with Tag Grouping by Transmission Power Control)

  • 임인택;최진호
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2016년도 추계학술대회
    • /
    • pp.712-714
    • /
    • 2016
  • PS 알고리즘은 리더의 송신 전력을 점진적으로 증가시키면서 리더의 식별 영역 내에 있는 태그들을 그룹화 하여 식별하는 기법이다. Auto-ID 센터에서는 13.56MHz RFID 시스템에서 다중 태그를 식별하기 위한 충돌 방지 알고리즘으로 STAC 프로토콜을 제안하였다. 본 논문에서는 STAC 프로토콜에 PS 알고리즘을 적용한 STAC/PS 알고리즘을 제안하고, 이에 대한 성능을 분석한다. 시뮬레이션을 통한 성능 분석의 결과, 제안한 기법은 STAC 프로토콜에 비하여 충돌률이 낮기 때문에 태그 식별 시간이 짧음을 알 수 있었다.

  • PDF

태그 수 추정 기법을 이용한 가변길이 프레임의 PS 알고리즘 (Performance Analysis of PS Algorithm with FIxed Frame Length)

  • 임인택
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2014년도 추계학술대회
    • /
    • pp.615-617
    • /
    • 2014
  • PS 알고리즘은 리더의 송신 전력을 점진적으로 증가시키면서 리더의 식별 영역 내에 있는 태그들을 그룹화 하여 식별하는 기법이다. 이 기법에서는 매 스캔 과정을 수행할 때마다 고정된 크기의 프레임을 사용한다. 이로 인하여 PS 알고리즘의 성능은 태그의 수, 프레임 크기, 및 전력 증가 값에 따라 다양하게 나타나는 문제점이 있다. 본 논문에서는 매 스캔마다 태그의 수를 추정하여 최적의 프레임 크기를 할당하는 EPS 알고리즘을 제안한다.

  • PDF

RFID 시스템에서 고속 태그 식별을 위한 STAC/EPS 알고리즘 (STAC/EPS Algorithm for Fast Tag Identification in RFID System)

  • 임인택
    • 한국정보통신학회논문지
    • /
    • 제20권5호
    • /
    • pp.931-936
    • /
    • 2016
  • PS 알고리즘은 리더의 송신 전력을 점진적으로 증가시키면서 리더의 식별 영역 내에 있는 태그들을 그룹화 하여 식별하는 기법이다. 이 기법에서는 스캔 과정을 수행할 때마다 고정된 크기의 프레임을 사용한다. 이로 인하여 PS 알고리즘의 성능은 태그의 수와 프레임 크기에 따라 다양하게 나타나는 문제점이 있다. 본 논문에서는 매 스캔마다 태그의 수를 추정하여 최적의 프레임 크기를 할당하는 EPS 알고리즘을 제안하고, 이를 STAC 프로토콜에 적용한 STAC/EPS 알고리즘의 성능을 분석한다. 성능 분석의 결과, STAC/EPS 알고리즘의 평균 식별지연은 STAC 프로토콜에 비하여 45% 개선됨을 알 수 있었다. 또한 제안한 알고리즘은 전력 증가 값에 관계없이 항상 일정한 식별 지연을 얻을 수 있었다.

RS(23,17) 복호기를 위한 PS-DCME 알고리즘 (Pipeline Structured-Degree Computationless Modified Euclidean Algorithm for RS(23,17) Decoder)

  • 강성진;홍대기
    • 인터넷정보학회논문지
    • /
    • 제10권1호
    • /
    • pp.1-9
    • /
    • 2009
  • 본 논문에서는 MB-OFDM 시스템에서 사용되는 RS(23,17)부호의 복호기에 사용될 수 있는 PS-DCME(Pipeline Structured-Degree Computationless Modified Euclidean) 알고리즘을 제안한다. 제안된 PS-DCME 알고리즘은 다항식의 차수 계산과 차수 비교를 하지 않고 상태(state) 변화만을 이용하여 ME 알고리즘을 수행하기 때문에, 복호기의 하드웨어 복잡도를 줄일 수 있으며, 고속의 RS(Reed-Solomon) 복호기를 구현할 수 있다. Verilog HDL을 사용하여 알고리즘을 구현하였고, 삼성 65nm library를 이용하여 합성한 결과, 400MHz(2.5nsec)에서 timing closure되었기 때문에, 실제 ASIC을 제작했을 경우에 250MHz정도까지는 동작이 보장된다고 볼 수 있으며, gate count는 19,827이다.

  • PDF

IEEE 802.16e 시스템에서의 CNG 모드 AMR 음성 코덱을 위한 개선된 ErtPS 스케줄링 알고리즘 (Improved ErtPS Scheduling Algorithm for AMR Speech Codec with CNG Mode in IEEE 802.16e Systems)

  • 우현제;김주영;이미정
    • 정보처리학회논문지C
    • /
    • 제16C권5호
    • /
    • pp.661-668
    • /
    • 2009
  • IEEE 802.16e 시스템은 가변 비트율로 생성되는 묵음 삭제(Silence suppression) 지원 VoIP 트래픽 서비스의 QoS 제공을 위해, ErtPS(Extended real-time Polling Service) 상향링크 스케줄링 알고리즘을 제안하였다. VoIP 서비스는 묵음을 삭제할 경우에 사용자에게 연결상태라는 것을 알리기 위해, 수신자의 청각에 편안한 잡음을 재생시키는 CNG(Comfort Noise Generation) 모드를 지원해야 한다. CNG 모드의 비음성 구간에서는 음성 구간에 비해 긴 패킷 전송 간격에 따라 낮은 전송률로 데이터를 생성한다. 따라서, 주기적으로 데이터 패킷을 생성하는 서비스 플로우를 위해 설계된 ErtPS 알고리즘을 음성 구간과는 다른 주기로 데이터를 생성하는 비음성 구간에 적용할 경우, 상향 링크의 자원이 비효율적으로 사용된다. 이에 본 논문에서는 CNG 지원 VoIP 트래픽에 대한 비음성 구간에서의 효율적인 자원 활용을 위해,개선된 ErtPS 방안을 제안하였다. 제안 방안에서는 사용자가 기지국에게 자신의 음성 상태의 변화를 알리면, 기지국은 사용자의 각 음성 상태에 따라 해당 주기로 대역폭을 할당한다. 이를 위해, 제안 방안에서는 802.16e 시스템에서 주기적으로 채널의 품질정보를 기지국에 전달하기 위해 사용되는 상향 링크 부채널인 CQI(Cannel Quality Information) 채널을 활용하였다. OPNET 시뮬레이터를 사용하여 제안 방안의 성능을 평가해 보았으며, ErtPS와 비교하여 상향 링크의 대역폭 활용과 패킷 전송 지연 면에서 성능이 향상되었음을 확인하였다.

자동차 검출을 위한 GAVaPS를 이용한 최적 분류기 앙상블 설계 (Optimal Classifier Ensemble Design for Vehicle Detection Using GAVaPS)

  • 이희성;이제헌;김은태
    • 제어로봇시스템학회논문지
    • /
    • 제16권1호
    • /
    • pp.96-100
    • /
    • 2010
  • This paper proposes novel genetic design of optimal classifier ensemble for vehicle detection using Genetic Algorithm with Varying Population Size (GAVaPS). Recently, many classifiers are used in classifier ensemble to deal with tremendous amounts of data. However the problem has a exponential large search space due to the increasing the number of classifier pool. To solve this problem, we employ the GAVaPS which outperforms comparison with simple genetic algorithm (SGA). Experiments are performed to demonstrate the efficiency of the proposed method.

GAVaPS를 이용한 다수 K-Nearest Neighbor classifier들의 Feature 선택 (Feature Selection for Multiple K-Nearest Neighbor classifiers using GAVaPS)

  • 이희성;이제헌;김은태
    • 한국지능시스템학회논문지
    • /
    • 제18권6호
    • /
    • pp.871-875
    • /
    • 2008
  • 본 논문은 개체 변환 유전자 알고리즘을 (GAVaPS) 이용하여 k-nearest neighbor (k-NN) 분류기에서 사용되는 특징들을 선정하는 방법을 제시한다. 우리는 다수의 k-NN 분류기들을 사용하기 때문에 사용되는 특징들을 선정하는 문제는 매우 탐색 영역이 크고 해결하기 어려운 문제이다. 따라서 우리는 효과적인 특징득의 선정을 위해 일반적인 유전자 알고리즘 (GA) 보다 효율적이라고 알려진 개체군 변환 유전자 알고리즘을 사용한다. 또한 다수 k-NN 분류기를 개체군 변환 유전자 알고리즘으로 효과적으로 결합하는 방법을 제시한다. 제안하는 알고리즘의 우수성을 여러 실험을 통해 보여준다.

A High-Resolution Dual-Loop Digital DLL

  • Kim, Jongsun;Han, Sang-woo
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제16권4호
    • /
    • pp.520-527
    • /
    • 2016
  • A new dual-loop digital delay-locked loop (DLL) using a hybrid (binary + sequential) search algorithm is presented to achieve both wide-range operation and high delay resolution. A new phase-interpolation range selector (PIRS) and a variable successive approximation register (VSAR) algorithm are adopted to resolve the boundary switching and harmonic locking problems of conventional digital DLLs. The proposed digital DLL, implemented in a $0.18-{\mu}m$ CMOS process, occupies an active area of $0.19mm^2$ and operates over a wide frequency range of 0.15-1.5 GHz. The DLL dissipates a power of 11.3 mW from a 1.8 V supply at 1 GHz. The measured peak-to-peak output clock jitter is 24 ps (effective pk-pk jitter = 16.5 ps) with an input clock jitter of 7.5 ps at 1.5 GHz. The delay resolution is only 2.2 ps.