• JSTS:Journal of Semiconductor Technology and Science
• /
• 제7권2호
• /
• pp.94-97
• /
• 2007

The desin and implementation of a CMOS analog integrated circuit that provides dual-mode modulations, PWM for active clamp reset converter and PFM for LLC resonant converter, is described. The proposed controller is capable of implementing programmable soft start and current-mode control with compensating ramp for PWM and frequency shifting soft start for PFM. Also it provides delay time for both modes. PWM mode is implemented by active clamp reset converter and PFM mode is implemented by LLC resonant convereter, respectively. The chip is fabricated using the 0.6um high voltage CMOS process.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 추계학술대회
• /
• pp.404-407
• /
• 2011

본 논문은 전류모드에서 동작하는 PWM/PFM DC-DC Boost 변환기의 설계를 하였다. 부하전류가 클 때는 PWM으로 동작하고, 부하 전류가 작을 때는 PFM으로 동작함으로써 높은 효율을 유지할 수 있게 설계하였다. DC-DC Boost 변환기는 $0.35{\mu}m$ 공정으로 설계되었으며, 500KHz의 주파수에 동작하고, 최대 효율은 92.1%이다. 그리고 부하 전류가 최대 600mA까지 구동 할 수 있다. 전체 칩의 크기는 패드를 포함하여 $1300{\mu}m{\times}1070{\mu}m$이다. 따라서 작은 칩 면적으로 넓은 부하전류를 구동할 수 있는 DC-DC Boost 변환기를 설계하였다.

• 한국통신학회논문지
• /
• 제35권11B호
• /
• pp.1667-1675
• /
• 2010

본 논문에서는 무선 휴대 장치의 전력공급을 위해 적용 가능한 고효율 PWM/PFM 모드 DC-DC벅 변환기를 제안한다. 휴대성 확보를 위한 간소화된 보상회로를 사용하고, 휴대장치의 대기 모드 및 저부하에서 높은 효율을 갖도록 설계하였다. 휴대 장치 동작 시간의 대부분을 차지하는 대기모드(저부하: 60mA이하) 및 저부하에서의 고효율 동작을 해서 PFM 동작 모드의 제어를 위해서 상대머신을 설계하였다. 칩 측정 결과 동작모드별로 PWM은 93%, PFM은 92.3%의 최대효율을 확인하였다. 측정된 출력 리플전압은 10mV 이하로 나타났다. 제안된 벅 변환기는 $0.35{\mu}m$ CMOS 공정으로 제작하였으며, 3.3V ~ 2.5V의 입력전압을 받아서 1.8V의 전압을 출력하였다.

• 대한전자공학회논문지SD
• /
• 제49권8호
• /
• pp.35-40
• /
• 2012

DC-DC 컨버터에서 넓은 범위의 부하에 대하여 높은 효율을 유지하기 위해서는 PWM과 PFM을 함께 사용하는 듀얼 모드 제어 방식이 흔히 사용된다. 듀얼 모드 벅 컨버터는 부하 조건에 따라서 PWM이나 PFM을 선택해서 동작하므로, 모드 제어를 위한 부가 회로로 인하여 칩 면적이 증가하고 제어 방식이 변경되는 구간에서는 최적화된 효율을 얻을 수 없다. 본 논문에서는 전류 모드의 PWM 제어 회로에서 사용하는 발진기 대신에 PLL 기반의 발진기를 사용함으로써 추가적인 제어 회로 없이 PWM과 PFM의 통합된 제어 방식으로 동작하는 벅 컨버터를 제안함으로써 듀얼 모드 벅 컨버터의 단점을 해결했다. 제안한 통합 제어 방식의 벅 컨버터는 PSIM 시뮬레이션을 통하여 검증하였으며, 설계된 벅 컨버터 회로를 Cadence Spectre로 시뮬레이션 결과 250mA의 부하에서 최대 효율은 94.7%이고 10mA의 경부하에서 효율은 85.4%이다.

• 전기전자학회논문지
• /
• 제15권2호
• /
• pp.134-142
• /
• 2011

본 논문에서는 3중 모드 고효율 DC-DC 벅 변환기를 설계하였다. 설계된 벅 변환기는 부하 전류가 큰 경우(100mA~500mA)에는 PWM(Pulse Width Modulation) 제어 방식을 사용하고, 부하 전류가 작은 경우(1mA~100mA)에는 PFM(Pulse Frequency Modulation) 제어 방식을 사용하며, 부하 전류가 1mA 이하인 대기모드(sleep mode)에서는 LDO(Low Drop Out)를 사용한다. 또한, PFM 모드에서 부하 전류가 작은 경우 효율을 증가시키기 위해 DPSS(Dynamic Partial Shutdown Strategy) 기법을 사용하였다. 그 결과 설계된 변환기는 넓은 부하 전류 범위에서 높은 효율을 얻을 수 있다. 제안된 벅 변환기는 CMOS 0.18um공정을 이용하여 설계되었다. 최대 효율은 96.4% 이고, 최대 부하 전류는 500mA이다. 입력과 출력 전압은 각각 3.3V와 2.5V이며, 칩 크기는 PAD를 포함하여 1.15mm ${\times}$ 1.10mm이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 추계학술대회
• /
• pp.411-414
• /
• 2011

본 논문에서는 DPSS 기능을 갖는 3중 모드 DC-DC buck 변환기를 설계하였다. 설계된 buck 변환기는 부하 전류가 큰 경우(80mA~500mA)에는 PWM(Pulse Width Modulation) 제어 방식을 사용하고, 부하 전류가 작은 경우(1mA~80mA)에는 PFM(Pulse Frequency Modulation) 제어 방식을 사용하며, 부하 전류가 1mA 이하인 대기모드(sleep-mode)에서는 LDO(Low Drop Out)를 사용한다. 또한, PFM 제어 방식에서 부하 전류가 작은 경우 효율을 증가시키기 위해 DPSS(Dynamic Partial Shutdown Strategy) 기법을 사용하였다. 그 결과 넓은 부하 전류 범위에서 높은 효율을 얻을 수 있다. 제안된 벅 변환기는 CMOS 0.18um 공정을 이용하여 설계되었다. 3.3V의 입력전압을 받아 2.5V의 출력전압으로 강압시키며, 최대 부하전류는 500mA이고, 스위칭 주파수는 1MHz이다. 최대효율은 97.03 %, 칩 크기는 PAD를 포함하여 $1465um{\times}895um$이다.

• 한국통신학회논문지
• /
• 제40권9호
• /
• pp.1693-1698
• /
• 2015

본 논문은 이중 펄스 폭을 지닌 PFM(Pulse-Frequency Modulator) 부스트 변환기를 제안한다. 부스트 변환기의 구동 회로 구조는 밴드 갭 기준 전압 발생 회로와 이를 이용해 여러 가지의 기준 전압을 생성하는 기준 전압 발생 회로, 소프트 시동 회로, 에러 증폭기, 고속 전압 비교기, 인덕터 전류 센싱 회로, 펄스 폭 발생 회로로 구성되어있다. 변환기는 부하 전류 상태에 따라 서로 다른 최대 인덕터 전류 값을 갖도록 구성해 부하 범위를 넓히고, 출력 전압 리플을 감소하도록 했다. 제안된 PFM 부스트 변환기는 입력 전압으로 3.7V를 받고, 18V의 출력 전압을 생성한다. 구동 가능한 부하 전류는 0.1~300mA의 범위를 가진다. 모의실험 결과 저 부하 전류 동작 구간에서 0.43%, 고 부하 전류 동작 구간에서는 0.79%의 출력 전압 리플을 보였다. 변환기는 저 부하 구간에서 85%의 효율을 나타내며 20mA에서 86.4%로 최대의 효율을 나타냈다.

• 한국통신학회논문지
• /
• 제42권4호
• /
• pp.864-870
• /
• 2017

본 논문은 넓은 부하 전류를 요구하는 휴대 기기에서 사용될 목적으로 주파수 전압 변환을 이용하여 모드 제어 가능한 듀얼 모드 벅 변환기를 설명한다. 기존의 히스테스테릭 벅 변환기의 문제인 저 부하에서의 PLL 보상 및 효율 저하를 제안하는 듀얼 벅 변환기의 개선된 PFM 모드를 통해 해결한다. 또한 기존의 듀얼 모드 벅 변환기의 주요 회로인 모드 제어기에서의 부하 변화 감지의 어려움과 느린 모드 전환 속도를 제안하는 모드 제어기로 개선 시킨다. 제안하는 모드 제어기는 최소 1.5us의 모드 전환 시간을 가진다. 제안하는 DC-DC 벅 변환기는 $0.18{\mu}m$ CMOS 공정에서 설계하였으며 칩 면적은 $1.38mm{\times}1.37mm$이다. 기생 소자를 포함한 인덕터와 커패시터를 고려한 후 모의실험 결과는 1~500mA의 부하 전류 범위에서 입력 전압을 2.7~3.3V를 가지며 PFM 모드는 65mV이내, 히스테리틱 모드에서는 고정된 스위칭 주파수 상태에서 16mV의 출력 리플 전압을 가지는 1.2V의 출력 전압을 생성한다. 제안하는 듀얼 모드 벅 변환기의 최대 효율은 80mA에서 95%를 나타내며 해당 전체 부하 범위에서 85% 이상의 효율을 지닌다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.599-600
• /
• 2008

This paper presents a high performance DC-DC boost converter by current-mode control method. As load current change, the converter change PWM/PFM operation automatically. current-mode DC-DC boost converter is implemented in a standard $0.35{\mu}m$ CMOS process. The peak efficiency was 94 % with a switching frequency of 1.2MHz.

• 전기전자학회논문지
• /
• 제17권3호
• /
• pp.267-274
• /
• 2013

본 논문은 Pulse Frequency Modulation(PFM)/Pulse Width Modulation(PWM) 듀얼 모드 피드백 기반 LED 백라이트 유닛 구동용 LLC 공진 변환 제어 IC 설계에 대한 내용을 제시한다. 공진형 변환기에서 하나의 변압기를 사용하면서, 두 가지 출력 전압을 생성할 수 있는 구조를 제안하였으며, Master 출력은 PFM 방식으로 Slave 출력은 PWM 방식으로 제어하도록 설계 하였다. 2차 측 Master 출력을 제어하기 위해서 파워 스위치 제어 신호의 주파수를 조절하는 PFM 피드백과 2차 측 Slave 출력을 제어하기 위해서 파워 스위치 제어 신호의 펄스 폭을 조절하는 PWM 피드백 회로를 설계하였다. 설계된 IC는 $0.35{\mu}m$ 2 Poly 3 Metal BCD(Bipolar-CMOS-DMOS) 공정을 이용하여 레이아웃 되었으며, 면적은 $2.3mm{\times}2.2mm$ 이다. 또한, 설계한 칩은 5 V 공급 전압으로부터 26 mA의 전류를 소모하였다.