• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제45회 하계 정기학술대회 초록집
• /
• pp.207.2-207.2
• /
• 2013

Oxide-based thin film transistors have been attempted as powerful candidates for driving circuits for active-matrix organic light-emitting diodes and transparent electronics. The oxide TFTs are based on the amorphous multi-component oxides involving zinc, indium, and/or tin elements as main cation sources. The current work employed RF sputtering in order to deposit zinc-tin oxide thin films applicable to transparent oxide thin film transistors. The deposited thin film was characterized and probed in terms of materials and devices. The physical/chemical characterizations were performed using X-ray diffraction, Atomic Force Microscopy, Spectroscopic Ellipsometry, and X-ray Photoelectron Spectroscopy. The thin film transistors were fabricated using a bottom-gated structure where thermally-grown silicon oxide layers were applied as gate-dielectric materials. The inherent properties of oxide thin films are combined with the corresponding device performances with the aim to fabricating the multi-component oxide thin films being optimized towards transparent electronics.

• 한국표면공학회지
• /
• 제56권3호
• /
• pp.180-184
• /
• 2023

Scholars have proposed wafer-level bonding and three-dimensional (3D) stacked integrated circuit (IC) and have investigated Cu-Cu bonding to overcome the limitation of Moore's law. However, information about quantitative Cu-Cu direct-bonding conditions, such as temperature, pressure, and interfacial adhesion energy, is scant. This study determines the optimal temperature and pressure for Cu-Cu bonding by varying the bonding temperature to 100, 150, 200, 250, and 350 ℃ and pressure to 2,303 and 3,087 N/cm². Various conditions and methods for surface treatment were performed to prevent oxidation of the surface of the sample and remove organic compounds in Cu direct bonding as variables of temperature and pressure. EDX experiments were conducted to confirm chemical information on the bonding characteristics between the substrate and Cu to confirm the bonding mechanism between the substrate and Cu. In addition, after the combination with the change of temperature and pressure variables, UTM measurement was performed to investigate the bond force between the substrate and Cu, and it was confirmed that the bond force increased proportionally as the temperature and pressure increased.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 추계종합학술대회
• /
• pp.477-480
• /
• 2002

ULSI(ultra large scaled integrated circuits)의 고집적화와 고속화를 위한 다층 배선 기술 중에서 층간 절연막의 특성을 향상시켜주는 것은 매우 중요한 요소이다. 소자의 소형화에 따른 절연층의 용량에 의한 신호의 지연을 방지하고 금속배선간의 상호간섭을 막아주기 위해서 현재 요구되는 0.13$\mu\textrm{m}$급 소자의 경우에서는 유전율이 매우 낮은 k$\leq$2.0인 층간 절연막이 필요하게 된다. 이러한 차세대 반도체 소자의 층간 절연물질로서 사용될 유력한 저유전 물질로 Nanoporous silica(k=1.3~2.5)를 적용하려는 연구가 진행되고 있다(1)-(3). 그러한 물질 중에 하나가 organosilicate films이 있는데 carbon-doped oxides, silicon-oxicarbides, carbon-incorporated silicon oxide film, organic-inorganic hybrid type Si-O-C thin films 혹은 organic-inorganic hybrid silica materials 등으로 불린다. 이에 본 연구에서는 nano-pore를 갖는 유무기 하이브리드 구조의 저유전 박막을 BTMSM/O$_2$의 혼합된 precursor를 사용하여 ICPCVD 방법에 의해 형성하였다. 총 유량을 20sccm이 되도록 하여 $O_2$:BTMSM(Ar)의 유량비를 변화시키며, 작업진공도는 300mTorr였다. 기판은 가열하지 않고, p-type Si(100) 위에 Si-O-C-H 박막을 형성하였다. 열적안정성을 조사하기 위하여 30$0^{\circ}C$, 40$0^{\circ}C$, 50$0^{\circ}C$에서 30분간 열처리하여 비교 분석하였다. 형성된 박막의 특성은 XPS로 분석하여 유전상수와의 상관관계를 조사하였다.

• 전기전자학회논문지
• /
• 제24권3호
• /
• pp.719-726
• /
• 2020

능동형 유기 발광 다이오드의 픽셀 노화를 보상하기 위한 문턱 전압 감지 회로가 제안된다. 제안된 문턱 전압 감지 회로는 샘플-홀드 회로와 10비트의 해상도를 가지는 단일 입력 축차 근사형 아날로그-디지털 변환기로 구성된다. 각 샘플-홀드 회로의 스케일 다운 변환기와 단일-차동 변환기를 가지는 가변 이득 증폭기를 제거하기 위해 단일 입력 축차 근사형 아날로그-디지털 변환기를 위한 중간 기준 전압 보정과 입력 범위 보정이 수행된다. 제안된 문턱 전압 감지 회로는 1.8V 공급 전압의 180nm CMOS 공정을 사용하여 설계된다. 단일 입력 축차 근사형 아날로그-디지털 변환기로의 유효 비트와 전력 소모는 각각 9.425비트와 2.83mW이다.

• 한국진공학회지
• /
• 제6권1호
• /
• pp.20-27
• /
• 1997

0.25$\mu\textrm{m}$이하의 최소선폭을 같는 초고집적회로에 사용할 수 있는 구리박막의 형성기술 을 조사하였다. 본 실험에서는 측면박막 형성에 적합한 화학적 증착을 시도하였으며 (hfac)Cu(VTMS)(hexafluoroacetylacetonate vinyltrimethylisilane copper(I))로 명명된 금속 유기 화합물을 원료로 사용하였다. 구리박막의 형성은 TiN와 $SiO_2$모재 위에 이루어 졌으며, 형성 중에 모재의 온도와 증착용기 내 압력의 함수로서 집적회로 공정상 주요 변수인 박막 의 비저항, 박막의 증착선택도를 측정하였다. 구리박막은 모재온도 $180^{\circ}C$와 증착용기의 압력 0.6Torr의 조건에서 가장 좋은 전기적 성질을 보여 주었다. 이 조건에서 형성된 구리박막은 다결정 구조를 나타내었으며 구리박막의 증착속도는 120nm/min, 비저항은 0.25$mu \Omega$.cm, 평균거칠기는 15.5nm로서 0.25$\mu\textrm{m}$이하 선폭의 집적회로에서 요구되는 전기적, 재료적 사양에 근접한 구리박막을 얻었다. 또한 140-$250^{\circ}C$의 모재 온도 범위에서 TiN모재와 $SiO_2$모재 사 이에 뚜렸한 증착선택성이 관측되었다.

• 세라미스트
• /
• 제21권2호
• /
• pp.4-18
• /
• 2018

Lastly, neuromorphic computing chip has been extensively studied as the technology that directly mimics efficient calculation algorithm of human brain, enabling a next-generation intelligent hardware system with high speed and low power consumption. Three-terminal based synaptic transistor has relatively low integration density compared to the two-terminal type memristor, while its power consumption can be realized as being so low and its spike plasticity from synapse can be reliably implemented. Also, the strong electrical interaction between two or more synaptic spikes offers the advantage of more precise control of synaptic weights. In this review paper, the results of synaptic transistor mimicking synaptic behavior of the brain are classified according to the channel material, in order of silicon, organic semiconductor, oxide semiconductor, 1D CNT(carbon nanotube) and 2D van der Waals atomic layer present. At the same time, key technologies related to dielectrics and electrolytes introduced to express hysteresis and plasticity are discussed. In addition, we compared the essential electrical characteristics (EPSC, IPSC, PPF, STM, LTM, and STDP) required to implement synaptic transistors in common and the power consumption required for unit synapse operation. Generally, synaptic devices should be integrated with other peripheral circuits such as neurons. Demonstration of this neuromorphic system level needs the linearity of synapse resistance change, the symmetry between potentiation and depression, and multi-level resistance states. Finally, in order to be used as a practical neuromorphic applications, the long-term stability and reliability of the synapse device have to be essentially secured through the retention and the endurance cycling test related to the long-term memory characteristics.

• Journal of Electrochemical Science and Technology
• /
• 제12권4호
• /
• pp.458-464
• /
• 2021

Lithium ion batteries (LIBs) is a kind of rechargeable secondary battery, developed from lithium battery, lithium ions move between the positive and negative electrodes to realize the charging and discharging of external circuits. Zeolitic imidazolate frameworks (ZIFs) are porous crystalline materials in which organic imidazole esters are cross-linked to transition metals to form a framework structure. In this article, ZIF-67 is used as a sacrificial template to prepare nano porous carbon (NPC) coated cobalt nanoparticles. The final product Co/NPC composites with complete structure, regular morphology and uniform size were obtained by this method. The conductive network of cobalt and nitrogen doped carbon can shorten the lithium ion transport path and present high conductivity. In addition, amorphous carbon has more pores that can be fully in contact with the electrolyte during charging and discharging. At the same time, it also reduces the volume expansion during the cycle and slows down the rate of capacity attenuation caused by structure collapse. Co/NPC composites first discharge specific capacity up to 3115 mA h/g, under the current density of 200 mA/g, circular 200 reversible capacity as high as 751.1 mA h/g, and the excellent rate and resistance performance. The experimental results show that the Co/NPC composite material improves the electrical conductivity and electrochemical properties of the electrode. The cobalt based ZIF-67 as the precursor has opened the way for the design of highly performance electrodes for energy storage and electrochemical catalysis.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.180-180
• /
• 2012

Heteroepitaxial GaN nano- and micro-rods (NMRs) are one of the most promising structures for high performance optoelectronic devices such as light emitting diodes, lasers, solar cells integrated with Si-based electric circuits due to their low dislocation density and high surface to volume ratio. However, heteroepitaxial GaN NMRs growth using a metal-organic vapor phase epitaxy (MOVPE) machine is not easy due to their long surface diffusion length at high growth temperature of MOVPE above $1000^{\circ}C$. Recently some research groups reported the fabrication of the heteroepitaxial GaN NMRs by using MOVPE with vapor-liquid-solid (VLS) technique assisted by metal catalyst. However, in the case of the VLS technique, metal catalysts may act as impurities, and the GaN NMRs produced in this mathod have poor directionallity. We have successfully grown the vertically well aligned GaN NMRs on Si (111) substrate by means of self-catalystic growth methods with pulsed-flow injection of precursors. To grow the GaN NMRs with high aspect ratio, we veried the growth conditions such as the growth temperature, reactor pressure, and V/III molar ratio. We confirmed that the surface morphology of GaN was strongly influenced by the surface diffusion of Ga and N adatoms related to the surrounding environment during growth, and we carried out theoretical studies about the relation between the reactor pressure and the growth rate of GaN NMRs. From these results, we successfully explained the growth mechanism of catalyst-free and mask-free heteroepitaxial GaN NMRs on Si (111) substrates. Detailed experimental results will be discussed.

• 마이크로전자및패키징학회지
• /
• 제19권1호
• /
• pp.61-66
• /
• 2012

반도체 산업에서 회로의 고집적화와 다층구조를 형성하기 위해 화학적-기계적 연마(CMP: Chemical-Mechanical Planarization) 공정이 도입되었으며 반도체 패턴의 미세화와 다층화에 따라 화학적-기계적 연마 공정의 중요성은 더욱 강조되고 있다. 화학적-기계적 연마공정이란 화학적 반응과 기계적 힘을 동시에 이용하여 표면을 평탄화하는 공정으로, 화학적-기계적 연마 공정은 압력, 속도 등의 공정조건과, 화학적 반응을 유도하는 슬러리(Slurry), 기계적 힘을 위한 패드 등에 의해 복합적으로 영향을 받는다. 패드 컨디셔닝이란 컨디셔너가 화학적-기계적 연마 공정 중에 지속적으로 패드 표면을 연마하여 패드의 손상된 부분을 제거하고 새로운 표면을 노출시켜 패드의 상태를 일정하게 유지시키는 것을 말한다. 한편, 금속박막의 화학적-기계적 연마 공정에 사용되는 슬러리는 금속박막과 산화반응을 하기 위하여 산화제를 포함하는데, 산화제는 금속 컨디셔너 표면을 산화시켜 부식을 야기한다. 컨디셔너의 표면부식은 반도체 수율에 직접적인 영향을 줄 수 있는 스크래치(Scratch) 등을 발생시킬 뿐만 아니라, 컨디셔너의 수명도 저하시키게 되므로 이를 방지하기 위한 노력이 매우 중요하다. 본 연구에서는 컨디셔너 표면에 슬러리와 컨디셔너 표면 간에 일어나는 표면부식을 방지하기 위하여 유기박막을 표면에 증착하여 부식을 방지하고자 하였다. 컨디셔너 제작에 사용되는 금속인 니켈과 니켈 합금을 기판으로 하고, 증착된 유기박막으로는 자기조립단분자막(SAM: Self-Assembled Monolayer)과 불화탄소(FC: FluoroCarbon) 박막을 증착하였다. 자기조립단분자막은 2가지 전구체(Perfluoroctyltrichloro silane(FOTS), Dodecanethiol(DT))를 사용하여 기상 자기조립 단분자막 증착(Vapor SAM) 방법으로 증착하였고, 불화탄소막은 10 nm, 50 nm, 100 nm 두께로 PE-CVD(Plasma Enhanced-Chemical Vapor Deposition, SRN-504, Sorona, Korea) 방법으로 증착하여 표면의 부식특성을 평가하였다. 표면 부식 특성은 동전위분극법(Potentiodynamic Polarization)과 전기화학적 임피던스 측정법(Electrochemical Impedance Spectroscopy(EIS)) 등의 전기화학 분석법을 사용하여 평가되었다. 또한 측정된 임피던스 데이터를 전기적 등가회로(Electrical Equivalent Circuit) 모델에 적용하여 부식 방지 효율을 계산하였다. 동전위분극법과 EIS의 결과 분석으로부터 유기박막이 증착된 표면의 부식전류밀도가 감소하고, 임피던스가 증가하는 것을 확인하였다.