• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2001년도 추계학술대회 논문집 Vol.14 No.1
• /
• pp.234-237
• /
• 2001

FeSi2/Si Layer were grown using FeSi2, Si wafer by the chemical transport reactio nmethod. The directoptical energy gap was found to be 0.871eV at 300 K. The Hall effect is a physical effect arising in matter carrying electric current inthe presence of a magnetic field. The effect is named after the American physicist E. H. Hall, who discovered it in 1879. IN this paper, we study electrical properties of FeSi2/Si layer. And then we measured Hall coefficient Hall mobility,carrier density and Hall voltage according to variation magnetic field and temperature, Because of important part for it applicationVarious phase of silicide is formed at the metal-Si interface when transition metal contacts to Si. Silicides belong to metallic or semiconducting according to their electrical and optical properties. Metallic silicides are used as gate electrodes or interconnections in VLSI devices. Semiconducting silicides can be used as a new material for IR detectors because of their narrow energy band gap.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2001년도 추계학술대회 논문집
• /
• pp.234-237
• /
• 2001

FeSi$_2$/Si Layer were grown using FeSi$_2$, Si wafer by the chemical transport reaction method. The directoptical energy gap was found to be 0.871ev at 300 K. The Hall effect is a physical effect arising in matter carrying electric current in the presence of a magnetic field. The effect is named after the American physicist E. H. Hall, who discovered it in 1879. In this paper, we study electrical properties of FeSi$_2$/Si layer And then we measured Hall coefficient Hall mobility, carrier density and Hall voltage according to variation magnetic field and temperature, Because of important Part for it application Various phase of silicide is formed at the metal-Si interface when transition metal contacts to Si. Silicides belong to metallic or semiconducting according to their electrical and optical properties. Metallic silicides are used as gate electrodes or interconnections in VLSI devices. Semiconducting silicides can be used as a new material for IR detectors because of their narrow energy band gap.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2001년도 추계학술대회 논문집
• /
• pp.230-233
• /
• 2001

FeSi$_2$ Layer were grown using FeSi$_2$, Si wafer by the chemical transport reaction method. The directoptical energy gap was found to be 0.87leV at 300 K. The Hall effect is a Physical effect arising in matter carrying electric current in the presence of a magnetic field. The effect is named after the American physicist E.H. Hall, who discovered it in 1879. In this paper, we study electrical properties of FeSi$_2$/Si layer. And then we measured Hall coefficient Hall mobility, carrier density and Hall voltage according to variation magnetic field and temperature, Because of important part for it application various phase of silicide is formed at the metal-Si interface when transition metal contacts to Si. Silicides belong to metallic or semiconducting according to their electrical and optical properties. Metallic silicides are used as gate electrodes or interconnections in VLSI devices. Semiconducting silicides can be used as a new material for IR detectors because of their narrow energy band gap.

• 한국정보과학회논문지:시스템및이론
• /
• 제28권7호
• /
• pp.341-349
• /
• 2001

본 논문은 N개의 노드로 구성된 파장분할다중화(Wavelength Division Multiplexing) 방식의 Passive Star형 광상호연결망에서 K개의 파장이 사용가능 할 때 패킷 전송 스케쥴링 문제를 다루고 있다. 모든 노드는 파장조율이 가능한 송신기와 특정 파장에 고정된 수신기를 각각 한 개씩 가지고 있으며, 하나의 패킷이 송신기로부터 수신기까지 전송되는 데에 걸리는 시간은 항상 일정하다고 가정한다. 최적의 패킷 전송 스케쥴이란 송신노드 입장에서 임의의 파장에서 다른 파장으로 송신기를 조율하는 데에 따른 지연시간(turning delay)을 고려하여 같은 시간에 최대한 많은 서로 다른 파장을 사용하도록 함과 동시에, 수신노드의 입장에서 수신된 패킷들의 광/전 변환에 따른 지연시간(conversion delay)을 고려하여 패킷의 수신간격을 일정하게 유지함으로써 모든 패킷이 최소시간 내에 전송될 수 있도록 언제 어떤 파장을 사용하여 패킷들을 전송할 것인지 결정하는 것을 말한다. 본 논문에서는 파장조율에 따른 지연시간을 $\delta$로 나타낼 때 모든 노드가 자기 자신을 제외한 다른 모든 노드에 주기적으로 전방송(all-to-all broadcast)을 반복하는 경우에 임의로 주어진 N, K, $\delta$의 값에 대하여 최적의 패킷 전송 스케쥴을 구할 수 있는 알고리즘을 제안하고 있다. 또한, N이 K로 나누어 떨어지면 최적의 전방송 주기는 [NK($\delta$+1)/{$N_2$-N-NK+K$^2$+K}](N-1)임을 증명하였다.

• Korean Chemical Engineering Research
• /
• 제45권5호
• /
• pp.466-472
• /
• 2007

웨이퍼 레벨(WL) 3차원(3D) 집적을 구현하기 위해 저유전체 고분자를 본딩 접착제로 이용한 웨이퍼 본딩과, 적층된 웨이퍼간 전기배선 형성을 위해 구리 다마신(damascene) 공정을 사용하는 방법을 소개한다. 이러한 방법을 이용하여 웨이퍼 레벨 3차원 칩의 특성 평가를 위해 적층된 웨이퍼간 3차원 비아(via) 고리 구조를 제작하고, 그 구조의 기계적, 전기적 특성을 연속적으로 연결된 서로 다른 크기의 비아를 통해 평가하였다. 또한, 웨이퍼간 적층을 위해 필수적인 저유전체 고분자 수지를 이용한 웨이퍼 본딩 공정의 다음과 같은 특성 평가를 수행하였다. (1) 광학 검사에 의한 본딩된 영역의 정도 평가, (2) 면도날(razor blade) 시험에 의한 본딩된 웨이퍼들의 정성적인 본딩 결합력 평가, (3) 4-점 굽힘시험(four point bending test)에 의한 본딩된 웨이퍼들의 정량적인 본딩 결합력 평가. 본 연구를 위해 4가지의 서로 다른 저유전체 고분자인 benzocyclobutene(BCB), Flare, methylsilsesquioxane(MSSQ) 그리고 parylene-N을 선정하여 웨이퍼 본딩용 수지에 대한 적합성을 검토하였고, 상기 평가 과정을 거쳐 BCB와 Flare를 1차적인 본딩용 수지로 선정하였다. 한편 BCB와 Flare를 비교해 본 결과, Flare를 이용하여 본딩된 웨이퍼들이 BCB를 이용하여 본딩된 웨이퍼보다 더 높은 본딩 결합력을 보여주지만, BCB를 이용해 본딩된 웨이퍼들은 여전히 칩 back-end-of-the-line (BEOL) 공정조건에 부합되는 본딩 결합력을 가지는 동시에 동공이 거의 없는 100%에 가까운 본딩 영역을 재현성있게 보여주기 때문에 본 연구에서는 BCB가 본딩용 수지로 더 적합하다고 판단하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.93-93
• /
• 2016

Large scale integrated circuits (LSIs) has been improved by the shrinkage of the circuit dimensions. The smaller chip sizes and increase in circuit density require the miniaturization of the line-width and space between metal interconnections. Therefore, an extreme precise control of the critical dimension and pattern profile is necessary to fabricate next generation nano-electronics devices. The pattern profile control of plasma etching with an accuracy of sub-nanometer must be achieved. To realize the etching process which achieves the problem, understanding of the etching mechanism and precise control of the process based on the real-time monitoring of internal plasma parameters such as etching species density, surface temperature of substrate, etc. are very important. For instance, it is known that the etched profiles of organic low dielectric (low-k) films are sensitive to the substrate temperature and density ratio of H and N atoms in the H2/N2 plasma [1]. In this study, we introduced a feedback control of actual substrate temperature and radical density ratio monitored in real time. And then the dependence of etch rates and profiles of organic films have been evaluated based on the substrate temperatures. In this study, organic low-k films were etched by a dual frequency capacitively coupled plasma employing the mixture of H2/N2 gases. A 100-MHz power was supplied to an upper electrode for plasma generation. The Si substrate was electrostatically chucked to a lower electrode biased by supplying a 2-MHz power. To investigate the effects of H and N radical on the etching profile of organic low-k films, absolute H and N atom densities were measured by vacuum ultraviolet absorption spectroscopy [2]. Moreover, using the optical fiber-type low-coherence interferometer [3], substrate temperature has been measured in real time during etching process. From the measurement results, the temperature raised rapidly just after plasma ignition and was gradually saturated. The temporal change of substrate temperature is a crucial issue to control of surface reactions of reactive species. Therefore, by the intervals of on-off of the plasma discharge, the substrate temperature was maintained within ${\pm}1.5^{\circ}C$ from the set value. As a result, the temperatures were kept within $3^{\circ}C$ during the etching process. Then, we etched organic films with line-and-space pattern using this system. The cross-sections of the organic films etched for 50 s with the substrate temperatures at $20^{\circ}C$ and $100^{\circ}C$ were observed by SEM. From the results, they were different in the sidewall profile. It suggests that the reactions on the sidewalls changed according to the substrate temperature. The precise substrate temperature control method with real-time temperature monitoring and intermittent plasma generation was suggested to contribute on realization of fine pattern etching.

• 한국진공학회지
• /
• 제15권1호
• /
• pp.89-96
• /
• 2006

최근 미세전자 소자에서 초고집적, 적층구조 추세는 선폭이 $0.25{\mu}m$ 이하까지 소형화되고 있는 실정이다. 이러한 미세화는 박막배선에서 높은 전류밀도를 초래하게 된다. 높은 전류밀도 하에서는 엘렉트로마이그레이션에 의한 결함발생이 미세전자 소자에서의 치명적인 문제점의 하나로 대두되고 있다. 본 연구는 Ag, Cu, Au, 그리고 Al 박막 등에서 엘렉트로마이그레이션 특성을 조사함으로써 박막배선 재료를 개선하기 위한 것이다. 고전기전도도를 갖고 있는 Ag, Cu, Au, 그리고 Al 박막배선에서 엘렉트로마이그레이션에 대한 저항 특성을 결함발생 시간 분석으로부터 활성화 에너지를 측정함으로써 조사하였다. 광학현미경 그리고 XPS 분석이 박막에서의 결함분석에 사용되었다. Cu 박막이 엘렉트로마이그레이션에 대해 상대적으로 높은 활성화 에너지를 보였다. 따라서 Cu 박막이 높은 전류빌도 하에서 엘렉트로마이그레이션에 대한 높은 저항성이 요구되는 차세대 미세전자 소자에서 적합한 박막배선 재료로서의 가능성을 갖는 것으로 판단된다. 보호막 처리된 Al 박막은 평균수명 증가, 엘렉트로마이그레이션에 대한 저항 특성 향상을 나타내며 이는 보호막 층과 박막배선 재료 계면에서의 유전 보호막 효과에 기인하는 것으로 사료된다.