• 제목/요약/키워드: On-wafer Inductor

검색결과 23건 처리시간 0.015초

0.18 μm CMOS 기반 인덕터를 사용하지 않는 6~18 GHz 7-Bit 28 dB 가변 신호 감쇠기 (Inductor-less 6~18 GHz 7-Bit 28 dB Variable Attenuator Using 0.18 μm CMOS Technology)

  • 나윤식;이상훈;김재덕;이왕용;이창훈;이성호;서문교;이성철
    • 한국전자파학회논문지
    • /
    • 제27권1호
    • /
    • pp.60-68
    • /
    • 2016
  • 본 논문에서는 6~18 GHz 대역 7-bit 28 dB 가변 신호 감쇠기의 설계 및 측정결과에 대하여 기술하였다. 기존의 switched-T 감쇠기에 칩 사이즈를 최소화하기 위해 인덕터를 사용하지 않았고, 보상용 병렬 커패시터를 추가하여 참조 상태 (reference state)와 감쇠 상태간의 위상 변화를 최소화하였다. 설계된 감쇠기는 $0.18{\mu}m$ CMOS 공정을 이용하여 제작하였다. 측정된 감쇠기의 해상도와 전체 감쇠 범위는 각각 0.22 dB 및 28 dB이다. 6~18 GHz의 동작 주파수에서 RMS 감쇠 오차는 0.26 dB 이하, 위상 오차는 $3.2^{\circ}$ 이하로 측정되었으며, 참조상태 손실은 12.4 dB 이하이다. 전체 주파수 범위와 감쇠상태에서 입출력 반사손실은 9.4 dB 이상이다. 패드를 포함하지 않은 칩 면적은 $0.11mm^2$이다.

2 GHz 선형 위상 천이 특성을 갖는 소형 아날로그 위상천이기 (A 2 GHz Compact Analog Phase Shifter with a Linear Phase-Tune Characteristic)

  • 오현석;최재홍;정해창;허윤성;염경환
    • 한국전자파학회논문지
    • /
    • 제22권1호
    • /
    • pp.114-124
    • /
    • 2011
  • 본 논문에서는 2 GHz 선형 위상 천이 특성을 갖는 위상천이기를 설계 및 제작하여 보였다. 소형의 위상 천이기 구현을 위해 집중소자로 구성된 전통과 회로망(all pass network)을 기반으로 위상천이기를 구성하고, 박막세라믹 공정을 이용하여 제작하였다. 또한, 선형의 위상 천이 특성을 얻기 위해 버랙터(varactor) 다이오드에 직렬 커패시터를 연결하여, 전압에 대한 커패시턴스를 선형화함으로써 비선형성을 개선하였다. 전통과 회로망에 나타나는 인덕터는 스파이럴 인덕터로 구현하고, 이를 다이오드 바이어스 회로에 활용하여 $4\;mm{\times}4\;mm$ 면적을 가지는 소형 위상천이기를 구성할 수 있었다. 또한, 온-웨이퍼(on wafer)로 측정을 위해 입출력은 CPW(Coplanar Waveguide) 형상으로 구현하였으며, 제작된 위상천이기는 버랙터 조정 전압 0~5 V에 대하여, 2 GHz에서 삽입 손실은 약 4.2~4.7 dB, 위상 변화량은 약 $79^{\circ}$였으며, 예상한대로 선형 위상 천이 특성을 보였다.

선택적 산화 알루미늄 기판을 이용한 소형 2.5 GHz 8 W GaN HEMT 전력 증폭기 모듈 (A Miniaturized 2.5 GHz 8 W GaN HEMT Power Amplifier Module Using Selectively Anodized Aluminum Oxide Substrate)

  • 정해창;오현석;염경환
    • 한국전자파학회논문지
    • /
    • 제22권12호
    • /
    • pp.1069-1077
    • /
    • 2011
  • 본 논문에서는 선택적 산화 알루미늄(SAAO: Selectively Anodized Aluminum Oxide) 기판을 이용하여 2.5 GHz 8 W급 소형 GaN HEMT 전력 증폭기 모듈을 설계, 제작하였다. SAAO 기판 공정은 최근 Wavenics사에서 제안한 특허 기술로서, 알루미늄을 웨이퍼로 이용한다. 본 연구에 사용된 능동 소자는 최근 발표된 TriQuint사의 칩 형태 의 GaN HEMT이다. 최적의 임피던스는 수동 조정 소자가 내장된 지그를 사용하여 실험적으로 결정하였다. 결정된 임피던스를 이용하여, 입 출력 임피던스 정합 회로를 EM co-시뮬레이션을 이용하여 F급으로 설계를 수행하였으며, SAAO 기판에 구현하였다. 이때, 소형의 패키지(모듈)에 집적하기 위하여 인덕터와 커패시터는 각각 spiral inductor, single layer capacitor를 사용하였다. 소형으로($4.4{\times}4.4\;mm^2$) 패키지된 전력 증폭기 모듈의 경우, 출력은 8 W, 효율은 40 % 그리고 2차 및 3차 고조파에 대한 고조파 억제는 30 dBc 이상의 특성을 보였다.