• 제목/요약/키워드: OmegaCSP

검색결과 4건 처리시간 0.023초

The Thermal Characterization of Chip Size Packages

  • Park, Sang-Wook;Kim, Sang-Ha;Hong, Joon-Ki;Kim, Deok-Hoon
    • 한국마이크로전자및패키징학회:학술대회논문집
    • /
    • 한국마이크로전자및패키징학회 2001년도 3rd Korea-Japan Advanced Semiconductor Packaging Technology Seminar
    • /
    • pp.121-145
    • /
    • 2001
  • Chip Size Packages (CSP) are now widely used in high speed DRAM. The major driving farce of CSP development is its superior electrical performance than that of conventional package. However, the power dissipation of high speed DRAM like DDR or RAMBUS DRAM chip reaches up to near 2W. This fact makes the thermal management methods in DRAM package be more carefully considered. In this study, the thermal performances of 3 type CSPs named $\mu-BGA$^{TM}$$ $UltraCSP^{TM}$ and OmegaCSP$^{TM}$ were measured under the JEDEC specifications and their thermal characteristics were of a simulation model utilizing CFD and FEM code. The results show that there is a good agreement between the simulation and measurement within Max. 10% of $\circledM_{ja}$. And they show the wafer level CSPs have a superior thermal performance than that of $\mu-BGA.$ Especially the analysis results show that the thermal performance of wafer level CSPs are excellent fur modulo level in real operational mode without any heat sink.

  • PDF

Wafer-Level CSP(Omega CSP)

  • Park, I.S.;Kang, I.S.;Kim, J.H.;Kim, J.Y.;Cho, S.J.;Park, M.G.;Chun, H.S.;Kih, J.S.;Hun, H.;Yu, J
    • 한국마이크로전자및패키징학회:학술대회논문집
    • /
    • 한국마이크로전자및패키징학회 2000년도 2nd Korea-Japan Advanceed Semiconductor Packaging Technology Seminar
    • /
    • pp.195-201
    • /
    • 2000
  • Current Status: Good Electrical performance for high speed device, Solder joint reliability-Passed 1600 cycles for 4M SRAM(3.27mm DNP),-Passed 400 cycles for large die(5.71 mm DNP), Future Plan: Improving Board Level Reliability for large die size, Lead free solder evaluation.

  • PDF

Sn-1.2Ag-0.5Cu-0.4In 조성 솔더 접합부의 내 충격 신뢰성 평가 (Impact Resistance Reliability of Sn-1.2Ag-0.5Cu-0.4In Solder Joints)

  • 유아미;이창우;김정한;김목순;이종현
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
    • /
    • pp.226-226
    • /
    • 2008
  • 지난 10여년 동안 Sn-3.0Ag-0.5(wt%)Cu 합금은 대표 무연솔더 조성으로 다양한 전자제품의 실장 및 접합에 적용되어 왔으며, 그 신뢰성 역시 충분히 검증된 바 있다. 그러나 최근 Ag 가격의 급격한 상승과 솔더 접합부의 내 충격 신뢰성을 보다 향상시키고자 하는 업계의 동향은 Ag의 함량이 낮은 무연솔더 조성의 적용 확대를 유도하고 있다. 이에 따라 본 연구자들은 저 Ag 함유 무연슬더로 Sn-1.2Ag-0.5Cu-0.4In 조성을 제안한 바 있는데, 이는 Sn-3.0Ag-0.5Cu 조성 이상의 solderability를 가지면서도 그 금속원료 가격이 약 20% 가량 저렴한 특징을 가진다. 또한 열 싸이클링 (cycling) 테스트를 통한 슬더 조인트의 신뢰성을 평가한 결과, Sn-3.0Ag-0.5Cu에 크게 뒤떨어지지 않는 양호한 특성이 관찰되었다. 따라서 본 연구에서는 열 싸이클링 테스트와 더불어 최근 그 중요성이 지속적으로 커지고 있는 내 충격 신뢰성 평가 시험을 실시하여 개발된 4원계 무연솔더 조성의 기계적 특성을 기존 무연솔더 조성과 비교, 분석해 보았다. 각 솔더 조성은 솔더 볼 형태로 제조되어 CSP(Chip Scale Package) 상에 범핑 (bumping)되었으며, CSP를 PCB(Printed Circuit Board) 상에 실장하는 공정에서도 Sn-3.0Ag-0.5Cu 및 Sn-1.2Ag-0.5Cu-0.4In의 두 종류의 솔더 페이스트가 사용되었다. 본 연구에서의 내 충격 신뢰성 시험에는 자체 제작한 rod drop 시험기를 사용하였는데, 고정된 CSP 실장 board의 후면 부위를 일정한 높이에서 추를 반복적으로 자유 낙하시켜 급격한 충격을 주는 방식으로 실험을 실시하였다. 이 때 추의 무게는 30g, 낙하 높이는 10cm 였으며, 추의 낙하 시 측정된 board 의 휨 변위량은 약 0.7mm로 측정되었다. 사용된 CSP와 PCB 는 모두 daisy chain 방식으로 연결되어 있기 때문에 저항측정기를 사용한 간단한 실시간 저항 측정 방법으로 시험 이력에 따른 파단부의 발생 시점과 대략의 위치를 손쉽게 확인할 수 있었다. 솔더 조인트의 파단 기준 저항값으로 $1000\Omega$을 설정하였으며. 각 조건 당 5 개 이상의 샘플에 대해 평가를 실시한 후 그 평균값을 조사하였다. 시험 결과 제안된 Sn-1.2Ag-0.5Cu-0.4In 조성은 대표적인 저 Ag 함유 조성인 Sn-1.0Ag-0.5Cu에 비해서는 떨어지는 내 충격 신뢰성을 나타내었지만, 우수한 연성에 기인하여 Sn-3.0Ag-0.5Cu 조성에 비해서는 약 2 배 이상 우수한 신뢰성이 관찰되었다. 또한 CSP의 실장 시 Sn-3.0Ag-0.5Cu보다 Sn-1.2Ag-0.5Cu-0.4In 조성 솔더 페이스트를 적용한 경우에서 보다 우수한 내 충격 신뢰성을 나타내어 기본적으로 개발된 Sn-1.2Ag-0.5Cu-0.4In 솔더 페이스트가 Sn-3.0Ag-0.5Cu 조성의 기존 솔더 페이스트 보다 내 충격 신뢰성이 우수함을 검증할 수 있었다. 각 조성의 솔더 조인트를 $150^{\circ}C$ 에서 500시간 aging한 후 실시한 내 충격 신뢰성 평가에서는 모든 조성에서 그 신뢰성이 급감하는 경항을 나타내었으나, Sn-1.2Ag-0.5Cu-0.4In가 Sn-l.0Ag-0.5Cu보다도 그 상대적인 신뢰성이 우수한 것으로 관찰되었다. 이와 같이 aging 후 실시하는 충격시험은 가장 실제적인 상황과 유사한 조건이므로 상기의 실험 결과는 매우 고무적이었으며, 이에 대한 보다 면밀한 분석이 요청되었다. 마지막으로 파면 및 미세조직 관찰을 통하여 각 조성에서의 충격 파단 특성을 비교, 분석해 보았다.

  • PDF

솔더볼 배치에 따른 절연층 재료가 WLCSP 신뢰성에 미치는 영향 (The Effect of Insulating Material on WLCSP Reliability with Various Solder Ball Layout)

  • 김종훈;양승택;서민석;정관호;홍준기;변광유
    • 마이크로전자및패키징학회지
    • /
    • 제13권4호
    • /
    • pp.1-7
    • /
    • 2006
  • WLCSP(wafer level chip size package)는 웨이퍼 레벨에서 패키지 공정이 이루어지는 차세대 패키지 중 하나이다. WLCSP는 웨이퍼 레벨에서 패키지 공정이 이루어진다는 특징으로 인하여 웨이퍼당 생산되는 반도체 칩의 수에 따라 그 패키징 비용을 크게 줄일 수 있다는 장점이 있다. 그러나 응력 버퍼 역할을 하는 기판을 없애는 혁신적인 구조로 인하여 솔더 조인트의 신뢰성이 기존의 BGA 패키지에 비하여 취약하게 되는데, 이러한 솔더 조인트 신뢰성에 대하여 반도체 칩과 솔더볼을 연결하는 폴리머 절연층은 열팽창계수 차이에 의해 발생하는 응력을 흡수하는 중요한 역할을 하게 된다. 본 연구에서는 하이닉스에서 개발한 Omega-CSP를 사용하여 솔더볼 배열 변화와 제 1 절연층의 특성에 따른 솔더 조인트의 열피로 특성을 평가하였다. 그 결과 절연층의 특성 변화가 솔더 조인트의 열피로 특성에 주는 영향은 솔더볼 배열 구조에 따라 변화되는 것을 확인하였다.

  • PDF