• 제목/요약/키워드: Network Scheduling Method

검색결과 284건 처리시간 0.025초

IEEE 802.15.4 무선센서네트워크의 실시간 트래픽 처리를 위한 프레임/슬롯 할당방법 (Frame/Slot Allocation Method for Real-time Traffic in IEEE 802.15.4 Wireless Sensor Networks)

  • 김형석
    • 전자공학회논문지CI
    • /
    • 제44권3호
    • /
    • pp.49-56
    • /
    • 2007
  • IEEE 802.15.4 저속 무선 개인 통신망(low rate wireless personal area network)은 유비쿼터스 센서네트워크를 구성하는데에 적합한 프로토콜이다. 그러므로, 최근에 다양한 응용네트워크에서 IEEE 802.15.4 프로토콜에 대한 관심이 증대하고 있다. 본 논문에서는 실시간 트래픽 처리를 위하여 보장 시간 슬롯(Guaranteed time slots, GTS)을 할당하며, 이러한 할당방식을 적용시에 IEEE 802.15.4 프레임 및 부프레임과 관련된 최적의 파라미터들을 획득하는 방법을 제안한다. 네트워크에 있는 각 노드에 할당된 대역폭과 주기값에 대한 요구사항들이 주어질 때, 이들 요구사항들을 만족시키는 비콘 주기(beacon period)와 활성/비활성 부프레임 시간들의 후보들을 선택하고, 이들 중 가장 낮은 듀티 사이클(duty cycle)을 낼 수 있는 파라미터를 선택한다. 이들 최적 파라미터를 기반으로 하여 본 논문의 분석 결과는 소모전력 절약을 포함한 네트워크 자원을 효율적으로 이용할 수 있는 방식을 제공한다.

데스크탑 그리드에서 자원 사용 경향성을 고려한 효율적인 스케줄링 기법 (An Efficient Scheduling Method Taking into Account Resource Usage Patterns on Desktop Grids)

  • 현주호;이승구;김상철;이민구
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제33권7호
    • /
    • pp.429-439
    • /
    • 2006
  • 데스크탑 그리드는 컴퓨팅 집약적인 분산 어플리케이션을 수행하는데 있어서 유망한 플랫폼으로 부각되고 있다. 그러나 비 신뢰적이고 예측할 수 없는 자원의 특성 때문에 데스크탑 그리드에서 병렬 어플리케이션의 효율적인 스케줄링은 어려운 문제로 알려져 있다. 이에 따라서 빈약한 스케줄링 능력과 함께 현재 데스크탑 그리드는 고 처리 어플리케이션(high throughput application)의 실행에는 적합하지만 빠른 반환 시간을 요구하는 어플리케이션의 실행을 지원하는데 있어서 어려움을 갖는다. 빠른 반환 시간을 요구하는 어플리케이션의 효율적인 실행은 어플리케이션의 전체 실행 시간(makespan)을 축소함으로써 해결할 수 있는 문제로써 데스크탑 그리드가 이를 지원할 수 있게 하는 것은 매력적인 제안이 될 것이다. 본 논문에서는 데스크탑 그리드에서 효율적인 어플리케이션의 실행을 지원하기 위한 새로운 스케줄링 방법을 제안한다. 7주간의 시간동안 40대의 데스크탑에서 추출된 추적(trace) 데이타의 분석을 통해서 데스크탑 사용 경향성과 비 신뢰적인 데스크탑의 영향이 스케줄링의 성능을 개선하는데 있어서 활용 될 수 있음을 확인하였고 이 요소들을 고려함으로써 데스크탑 그리드의 비 신뢰적이고 예측할 수 없는 자원의 특성을 스케줄링에 적절하게 반영 할 수 있는 스케줄링 기법이 제안되었다. 제안된 스케줄링 기법은 실제 데스크탑들의 행동 패턴을 반영한 추적 기반 시뮬레이션(trace-driven simulation)을 통해서 기존의 스케줄링 방법들과 스케줄링 성능이 비교되었고 시뮬레이션 결과를 통해서 제안된 스케줄링 기법이 기존의 데스크탑 스케줄링 기법들에 비해서 병렬 어플리케이션의 전체 실행 시간을 축소하고 중지(suspension)와 장애(failure)의 발생 빈도를 줄이는 것을 보여준다.

신경회로망을 이용한 ATM 교환기의 제어부 설계 (Design of an ATM Switch Controller Using Neural Networks)

  • 김영우;임인칠
    • 전자공학회논문지B
    • /
    • 제31B권5호
    • /
    • pp.123-133
    • /
    • 1994
  • This paper presents an output arbitrator for input buffering ATM (Asynchronous Transfer Mode) switches using neural networks. To avoid blocking in ATM switches with blocking characteristics, it is required to buffer ATM cells in input buffer and to schedule them. The N$\times$N request matrix is divided into N/16 submatrices in order to get rid of internal blocking systematically in scheduling phase. The submatrices are grouped into N/4 groups, and the cells in each group are switched alternatively. As the window size of input buffer is increases, the number of input cells switched in a time slot approaches to N. The selection of nonblocking cells to be switched is done by neural network modules. N/4 neural network modules are operated simultaneously. Fast selection can be achieved by massive parallelism of neural networks. The neural networks have 4N neurons and 14N connection. The proposed method is implemented in C language, and the simulation result confirms the feasibility of this method.

  • PDF

다중 프로세서 시스템을 이용한 디지털 필터링 알고리즘의 효율적 구현 (An Efficient Multiprocessor Implementation of Digital Filtering Algorithms)

  • Won Yong Sung
    • 전자공학회논문지B
    • /
    • 제28B권5호
    • /
    • pp.343-356
    • /
    • 1991
  • An efficient real-time implementation of digital filtering algorithms using a multiprocessor system in a ring network is investigated. The development time and cost for implementing a high speed signal processing system can be considerably reduced because algorithm are implemented in software using commercially available digital signal processors. This method is based on a parallel block processing approach, where a continuously supplied input data is divided into blocks, and the blocks are processed concurrently by being assigned to each processor in the system. This approach not only requires a simple interconnection network but also reduces the number of communications among the processors very much. The data dependency of the blocks to be processed concurrently brings on dependency problems between the processors in the system. A systematic scheduling method has been developed by using a processors which can be used efficiently, the methods for solving dependency problems between the processors are investigated. Implementation procedures and results for FIR, recursive (IIR), and adaptive filtering algorithms are illustrated.

  • PDF

Flow-Aware Network에서 QoS제어를 위해 Flow 특성에 따른 대역할당 방법과 특성 (Characteristics and Methods of Bandwidth Allocation According to Flow Features for QoS Control on Flow-Aware Network)

  • 김재홍;한치문
    • 대한전자공학회논문지TC
    • /
    • 제45권9호
    • /
    • pp.39-48
    • /
    • 2008
  • 오늘날 인터넷에서는 실시간 및 비실시간 등 다양한 멀티미디어 서비스가 존재하고 있으며, 이러한 개개의 서비스 특성을 만족 시키는 데는 한계가 있다. 따라서 서비스의 QoS를 보장하기 위한 한 방법으로 flow-aware 네트워킹 개념을 갖는 네트워크를 제안하고 있다. 인터넷에서 네트워크 이용율 향상과 통계적으로 서비스 보장을 위해 MBAC(Measurement-Based Admission Control) 방식이 연구되었다. 대부분의 MBAC 방식은 집합 flow에 대해 적용하는 총체적 MBAC 알고리즘이며, 입력 flow에 적용하는 per-flow MBAC 알고리즘이 최근 연구되기 시작하고 있다. 본 논문에서는 per-flow MBAC 알고리즘 기반 시스템에서 flow를 특성에 따라 그룹핑하고, 각 그룹핑된 flow에서 먼저 입력되는 flow에 우선순위를 주는 DPS(Dynamic Priority Scheduling)알고리즘 적용한다. 그리고 각 그룹핑된 그룹에 일정대역을 고정 할당한 다음에 그룹 인접대역간 대역폭 차용이 가능한 우선등급 하위대역 차용방식과 각 그룹핑된 flow에 그룹핑된 flow 특성에 따라 대역을 동적으로 할당하는 동적 대역할당 방식을 제안한다. 제안한 두 방식을 시뮬레이션을 통해 서비스 지속성, 링크 이용율, 지연 특성을 평가 분석한다. 그 결과 제시한 방식이 기존의 방식보다 우수하고, 다양한 멀티미디어 환경에서 더 효율적 방식이라는 것을 분명히 한다.

Cognitive Radio 네트워크에서 QoS를 보장하는 채널 센싱 스케줄링 방법 (QoS-Aware Channel Sensing Scheduling for Cognitive Radio Network)

  • 권기혁;최재각;유상조
    • 한국통신학회논문지
    • /
    • 제34권6A호
    • /
    • pp.484-493
    • /
    • 2009
  • 최근 한정된 주파수의 사용 효율성을 높이기 위해 Cognitive Radio 시스템의 허가 주파수 대역 사용을 제한적으로 용인하는 CR 기술이 각광받고 있다. CR 기술에서 최우선적으로 고려되어야 할 사항은 주 사용자의 통신을 보호하는 것이다. 즉 CR 사용자는 주 사용자의 출현을 인지하는 즉시 현재 채널의 사용을 중지해야 하며, 이러한 상황을 사전에 고려하여, 운용이 가능한 주파수 대역을 폭넓게 확보해야 한다. 이를 위해 CR 사용자는 지속적인 스펙트럼 센싱을 수행한다. CR 사용자가 스펙트럼을 센싱하는 동안에는 이용 중인 서비스가 일시적으로 중단되는 현상이 발생한다. 본 논문에서는 주 사용자를 보호하기 위한 CR 센싱 요구조건을 만족하는 전제 하에, CR 사용자의 QoS를 최대한 보장하면서 스펙트럼 센싱을 수행하도록 하는 채널 센싱 스케쥴링 방법을 제안한다. 이를 위해, 센싱할 채널의 개수와 센싱 주기를 CR 센싱 요구조건의 주요 지표로 이용하였고, CR 사용자의 QoS 보장 요구사항은 패킷 지연과 손실 측면에서 분석하였다. 위의 센싱 스케쥴링 방법을 수치 분석을 통해 여러 파라미터들을 다양하게 변화시킴으로서, 다양한 환경에서 QoS를 만족시킬 수 있는 적합한 파라미터를 구할 수 있었다. 그리고 성능 평가를 통해 채널을 연속적으로 센싱하는 방법과 두 가지 측면, Delay와 성공적으로 전송한 패킷의 수를 비교하였을 때 우수한 성능을 나타냄을 확인하였다.

계층적 FIFO : 프레임 기반 패킷 전송 스케쥴링 기법을 위한 지연 감축 방안 (HFIFO(Hierarchical First-In First-Out) : A Delay Reduction Method for Frame-based Packet Transmit Scheduling Algorithm)

  • 김휘용;유상조;김성대
    • 한국통신학회논문지
    • /
    • 제27권5C호
    • /
    • pp.486-495
    • /
    • 2002
  • 본 논문에서는 프레임 기반 패킷 전송 스케쥴링을 위한 지연 감축 방안을 제안한다. ATM과 같은 초고속 통신망은 사용자에게 대역폭과 패킷 지연과 같은 성능을 보장하여야 한다. 스케쥴링 방법에 있어 프레임 기반 구조는 사용자에게 요구되는 대역폭의 지원과 간단한 레이트-제어 방법을 제공하지만 나쁜 지연 특성을 가지게 된다. 본 논문에서 제안한 지연 감축 방법은 HRR (Hierarchical Round-Robin)과 같은 계층적 프레임 구조를 사용하지만 지연 특성을 좋게 하기 위해 고정된 우선순위를 갖는 라운드 로빈 방식을 사용하지 않고, 동적으로 우선순위를 변화시킴으로써 광대역과 협대역 연결간의 지연에 있어서의 불평등을 해소하였다. 해석적 비교 및 모의실험 결과 제안된 HFIFO 방법이 기존의 HRR과 같은 프레임 구조의 장점을 그대로 따르면서, 연결간 공정한 지연품질 제공하며 전체 지연 값을 줄일 수 있음을 알 수 있었다.

납기 위반 및 셋업 최소화를 위한 강화학습 기반의 설비 일정계획 모델 (Machine Scheduling Models Based on Reinforcement Learning for Minimizing Due Date Violation and Setup Change)

  • 유우식;서주혁;김다희;김관호
    • 한국전자거래학회지
    • /
    • 제24권3호
    • /
    • pp.19-33
    • /
    • 2019
  • 최근 제조업체들은 제품의 생산방식이 고도화 되고, 복잡해지면서 생산 장비를 효율적으로 사용하는데 어려움을 겪고 있다. 제조공정의 효율성을 방해하는 대표적인 요인들로는 작업물 종류 변경(job change)으로 인한 작업 준비 비용(Setup Cost) 등이 있다. 특히 반도체/LCD 공정과 같이 고가의 생산 장비를 사용하는 공정의 경우 장비의 효율적인 사용이 매우 중요한데, 상호 충돌하는 의사결정인 납기 준수를 최대화 하는 것과 작업물 종류 변경으로 인한 작업 준비 비용을 최소화 하는 것 사이에서 균형을 유지하는 것은 매우 어려운 일이다. 본 연구에서는 납기와 작업 준비 비용이 있는 병렬기계에서 강화학습을 활용하여 납기 및 셋업 비용의 최소화 목표를 달성하는 일정계획 모델을 개발하였다. 제안하는 모델은 DQN(Deep Q-Network) 일정계획 모델로 강화학습기반의 모델이다. 제안모델의 효율성을 측정하기 위해 DQN 모델과 기존에 개발하였던 심층 신경망 기반의 일정계획 생성기법과 휴리스틱 원칙의 결과를 비교하였다. 비교 결과 DQN 일정계획 생성기법이 심층신경망 방식과 휴리스틱 원칙에 비하여 납기 및 셋업 비용이 적은 것을 확인할 수 있었다.

병렬 알고리즘의 가속화를 위한 GP-GPU의 Thread할당 기법 (Thread Distribution Method of GP-GPU for Accelerating Parallel Algorithms)

  • 이관호;김치용
    • 전기전자학회논문지
    • /
    • 제21권1호
    • /
    • pp.92-95
    • /
    • 2017
  • 본 논문에서는 적은 면적의 GP-GPU에서 성능을 향상시키기 위한 방법을 제안한다. 본 논문에서는 superscalar와 같이 과도하게 스케줄링 복잡성을 증가시키지 않는 대신 단순한 코어의 수를 늘려 성능을 극대화 시키는 방법을 제안한다. GP-GPU를 구성하는 Stream Processor의 구조를 단순화한다. 또한, Warp Schedule에서 thread 할당을 어플리케이션에 적합한 방법을 개발하여 성능을 개선한다. 성능을 검증하는 방안으로 neural network의 한 분야인 딥러닝에 대한 스레드 할당방식을 제안한다. Neural Network 알고리즘의 경우 Intel CPU 대비 90%에서 ARM Cortex-A15 4 core 대비 98% 성능 향상을 확인할 수 있었다.

Foundation Fieldbus에서 토큰-패싱 전송 방식의 실험적 성능 평가 (Experimental Performance Evaluation of Token-Passing Mechanism in Foundation Fieldbus)

  • 배진운;홍승호
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2006년 학술대회 논문집 정보 및 제어부문
    • /
    • pp.111-113
    • /
    • 2006
  • FOUNDATION fieldbus provides scheduling and token-passing services for cyclic and sporadic data respectively. In this paper, we evaluate the delay performance of token-passing mechanism in FOUNDATION fieldbus network system using an experimental model. This paper introduces a method of developing an experimental model which consists of 10 nodes of FOUNDATION fieldbus communication device. Using the experimental model, we evaluate the delay performance of time-critical and time-available data with respect to change of TTRT parameter.

  • PDF