• 한국컴퓨터정보학회논문지
• /
• 제16권12호
• /
• pp.103-112
• /
• 2011

움직임 예측은 동영상 인코딩 과정에서 가장 많은 연산량을 차지하는 매우 중요한 처리과정이다. H.264/AVC에서는 움직임 예측을 할 때 정수 화소 단위 뿐만 아니라 부화소 단위까지 예측을 실시함으로써 영상의 압축률을 매우 높일 수 있다. 하지만 이로 인해 계산량이 더욱 증가되는 문제점이 있다. 일반적으로 움직임 예측시 각 블록들 간의 절대 변환 오차(SATD : Sum of Absolute Transform Difference)는 최소점을 기준으로 포물선 형태를 가지는 특성이 있다. 본 논문에서는 이러한 특성을 이용하여 움직임 예측 과정에서 필요한 탐색점을 줄이는 방법을 제안하였다. 제안한 방법은 연산 처리 시간을 감소시킴으로써 계산의 복잡도를 줄일 수 있었다. 제안한 기법을 적용한 결과, 기존의 고속 움직임 예측 알고리즘들과 비교하여 화질 저하는 적은데 비해, 인코딩시 움직임 예측 과정에 서 약 20%정도 처리속도를 감소시키는 결과를 얻었다.

• 한국통신학회논문지
• /
• 제31권10C호
• /
• pp.1000-1010
• /
• 2006

본 논문은 DCT(Discrete Cosine Transform) 기반의 움직임 예측 및 보상을 위한 새로운 연산 아키텍처를 제안한다. 기존 방식들의 경우 연산 시간의 단축을 위하여 2차원 DCT 계수의 희소성을 충분히 활용하지 못하고 있다. 본 논문에서는 DCT 영역에서의 효율적인 움직임 예측을 위한 재귀 방정식을 유도하고, 이를 바탕으로 PE로 구성된 WAP를 개발한다. 또한, 재귀 방정식을 이용하여, 움직임 예측된 영상이 저주파 성분부터 고주파 성분까지 다양한 주파수 대역을 갖는 것이 가능함을 보인다. WAP는 아키텍처의 수정 없이 로그형 탐색이나 3단계 탐색과 같은 다양한 움직임 예측 알고리즘들을 수행할 수 있으며, 이러한 특성들은 비디오 부호화와 복호화에 필요한 전력 소모를 줄이기 위하여 이용될 수 있다. 본 논문에서 제안한 WAP 아키텍처는 계산의 복잡도와 연산 시간을 효과적으로 감소시키며, SAD기준을 이용한 DCT 영역에서의 움직임 예측 및 보상 방식은 SAD 또는 SSD 기준을 이용한 공간 영역에서의 움직임 예측 및 보상 방식보다 높은 PSNR과 압축률을 제공함을 보여준다.

• 한국통신학회논문지
• /
• 제22권9호
• /
• pp.2053-2061
• /
• 1997

움직임 보상 부호화 가법은 연속한 비디오 프레임간의 시간적 증복성을 제거하기 때문에 비디오 영상 압축에 매우 중요한 역합을 한다. 그러나 많은 계산량으로 인하여 실시간 응용이나 고해상도 응용에 많은 어려움이 있다. 이러한 문제점을 해결하기 위하여 빠른 탑색 가법과 하드웨어 설계 기법이 활발히 연구되어 왔다. 특히 계산량을 크게 줄이고 안정된 성능을 갖는 삼단계 탐색 기법이 널리 이용되고 있으며 이를 기반으로 한 새로운 탐색 기법들이 제안되었다 본 논문에서는 인접한 블럭들의 움직임 벡터가 미치는 영향을 고려하여 수정된 삼단계 탐색 기법을 제안하고 이의 성능을 평가한다. 실험에 의하여 제안된 기법이 삼단계 탐색 기법에 비교하여 적은 계산량을 가지며, MAE 측면에서 이득이 있음을 보였다.

• 한국멀티미디어학회논문지
• /
• 제16권5호
• /
• pp.539-548
• /
• 2013

움직임 추정은 비디오 영상 압축에 있어서 중요한 역할을 하지만 최적의 움직임 벡터를 추정하기 위해 많은 계산량을 요구한다. 다시점 비디오는 하나의 3차원 장면을 여러 시점에서 다수의 카메라로 촬영한 동영상으로 다시점 비디오 부호화를 위한 움직임 추정의 계산량은 카메라 수에 비례하여 증가한다. 본 논문에서는 다시점 비디오 부호화를 위한 움직임 추정의 계산량을 줄이면서 영상 화질을 유지하는 저 복잡도 움직임 추정 기법을 제안하였다. 제안한 기법은 계층적인 탐색 기법으로 4-그리드 다이아몬드 탐색 패턴, 2-그리드 다이아몬드 탐색 패턴 그리고 TZ 2 point 탐색 패턴으로 구성되었다. 이들 탐색 패턴들은 움직임 벡터의 분포 특성을 이용하여 탐색 점들을 배치함으로써 적은 계산량으로 움직임 벡터를 추정할 수 있다. 제안한 기법의 성능을 JMVC의 고속 움직임 추정 기법인 TZ 탐색 기법의 성능과 비교하였을 경우, 영상 화질 면에서 약 0.01~0.24(dB) 화질 저하를 보였지만 움직임 추정의 계산량을 약 42%~80% 줄임으로서 약 1.8~4.5배 속도 향상을 보였다.

• 대한전자공학회논문지SP
• /
• 제40권5호
• /
• pp.417-425
• /
• 2003

ITU-T(International Telecommunication Union-Telecommunication standardization sector)와 MPEG(Moving Picture Experts Group)에 의해서 최근 표준화가 완성된 H.264는 가변 블록 크기 움직임 추정, 복수참조영상, 1/4화소 움직임 예측/보상, 4×4 정수 DCT(Integer Discrete Cosine Transform), 율-왜곡 최적화(Rate-Distortion Optimization) 등의 새로운 부호화 기술로 H.263, MPEG-4 등 기존 비디오 표준에 비해 더 좋은 부호화 효율을 제공하고 있다. 그러나 새로운 부호화 기술들은 H.264 의 전반적인 복잡도를 심화시키는 주된 요인이기도 하다. 따라서, H.254 의 실제 응용을 용이하게 하기 위해서는 이러한 기술에 대한 고속 알고리즘이 요구된다. 본 논문에서는 율-왜곡 최적화를 통한 부호화 모드 결정시 부호화기의 복잡도에서 가장 큰 비중을 차지하는 가변 블록 크기 움직임 추정 및 공간예측 부호화를 효율적으로 생략하여 부호화 모드 결정을 빠르게 수행하는 고속 모드 결정법을 제안한다. 실험결과, 제안된 방법은 부호화 효율의 손실이 거의 없으면서도 계산법을 약 4배 향상시킨다.

• 방송공학회논문지
• /
• 제18권6호
• /
• pp.808-815
• /
• 2013

본 논문은 초고화질 영상처리를 위한 HEVC 표준에 적합한 고속 및 저복잡도 움직임 예측기 알고리즘을 제안하였다. 움직임 예측기는 HEVC 내의 연산양의 77~81%를 차지하고 있다. 결국 비디오 코덱 구현의 핵심은 이러한 움직임 예측기의 고속 및 저복잡도 알고리즘을 찾는 것이다. 본 논문에서는 기존의 움직임 예측기 알고리즘을 분석하였고 일반적인 움직임 탐색 점을 줄이는 방식이 아닌 움직임 벡터 예측과 선택적으로 움직임 탐색 점 개수를 조정하는 등의 HEVC 표준에 적합한 3가지 방식을 제안하였다. 이 제안된 알고리즘은 full search 알고리즘에 비교하여 0.36%의 연산양만을 사용하면서도 그 성능 열화는 1.1%에 불과하였다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제33권4호
• /
• pp.411-417
• /
• 2006

움직임 추정은 H.264의 비디오 코딩 과정에서 가장 많은 연산량을 차지하는 중요한 처리과정이다. 움직임 추정 과정에서 정수배 화소 단위에서의 탐색에 비하여, 1/2 화소 (half-pixel)와 1/4 화소(quarter-pixel) 단위까지의 움직임 추정은 영상압축률을 높일 수 있지만, 계산의 복잡도가 늘어나는 문제가 있다. 본 논문에서는 각 블록간의 절대 오차 값인 SAD (Sum of Absolute Difference)가 최소 점을 기준으로 포물선 모양의 분포를 나타내는 특성 및 1/2 단위와 1/4 단위의 화소 보간 특성을 이용하여 움직임 추정 과정에서 탐색 점을 줄임으로써 처리속도를 증가시키고, 계산의 복잡도를 줄이는 알고리듬을 제안하였다. 제안한 방법에서는, 정수 화소 단위에서의 가장 작은 SAD를 갖는 점을 기준으로 주위 8점 가운데 두 번째로 SAD가 작은 점을 찾아 해당 방향으로 1/2 화소 단위의 움직임 추정을 행하였고, 1/4 화소 단위에서도 1/2 화소단위에서 두 번째로 SAD가 작은 점 방향으로 움직임 추정을 실행하였다. 그 결과 기존 알고리듬에 비해 비교적 화질에 변화가 없고, 인코더 처리과정 에서 약 20%의 빠른 속도로 처리하는 결과를 보였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.785-786
• /
• 2008

In this paper, we propose a fast Motion Estimation (ME) algorithm for low computational complexity based on spatial correlations. The proposed algorithm uses the motion vector of neighboring blocks, to decide the location of initial searching point. The number of searching point decreases by changing the location of initial searching point. Experimental results show that the proposed algorithm reduces searching points about $7{\sim}13%$ and increases PSNR about $0.1{\sim}0.5$(dB) compared with conventional algorithm.

• 한국콘텐츠학회논문지
• /
• 제17권3호
• /
• pp.329-336
• /
• 2017

비디오 압축에서 움직임 추정 기법은 영상 화질과 발생 비트량에 있어서 중요한 역할을 하지만 많은 계산 복잡도를 요구한다. 다수의 카메라로 촬영한 동영상인 다시점 비디오는 카메라의 수에 비례하여 데이터의 양이 기하급수적으로 증가하기 때문에 움직임 추정에 많은 계산량을 필요하다. 본 논문에서 다시점 비디오의 부호화를 위한 움직임 추정의 계산량을 줄이면서 화질과 비트량을 유지하는 움직임 추정 기법을 제안한다. 제안한 움직임 추정 기법은 움직임 벡터들의 분포 특성과 영상 블록들의 움직임 특성을 이용한다. 제안한 움직임 추정기법은 계층적 움직임 추정 기법으로 대칭형 멀티 마름모 패턴, 대각선 패턴, 사각형 패턴 그리고 정교한 패턴으로 구성되어 있다. 제안한 움직임 추정 기법은 움직임 벡터들과 블록 움직임의 특성들을 이용하여 패턴들의 탐색 점들을 탐색 영역 내에 대칭적으로 배치하고 블록 움직임 크기에 따라 적응적으로 탐색 패턴을 선택하여 움직임 벡터를 추정한다. 제안한 기법의 성능은 JMVC의 고속 움직임 추정 기법인 TZ 탐색 기법과 전역 탐색 기법인 PBS (Pel Block Search)의 성능과 비교한 경우, 영상 화질면에서와 발생 비트량면에서 비슷하지만 움직임 추정에 필요한 계산량을 각각 약 40~75%, 98%감소시킨다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제10권1호
• /
• pp.37-44
• /
• 2010

New features of motion compensation, such as variable block size and multiple reference frames are introduced in H.264/AVC. However, these new features induce significant implementation complexity increases. In this paper, an efficient architecture for spiral-type motion estimation is proposed. First, we propose a hardware-friendly spiral search order. Then, an efficient processing element (PE) architecture for ME is proposed to achieve the proposed search order. The improved PE enables one-pixel-move of the reference pixel data to top, bottom, right, and left by four ports for input and output. Moreover, the parallel calculation architecture to calculate all block size with the SAD of 4x4 is introduced in the proposed architecture. As the result of hardware implementation, the hardware cost is about 145k gates. Maximum clock frequency is 134 MHz in the case of FPGA (Xilinx Vertex5) implementation.