• 한국인터넷방송통신학회논문지
• /
• 제13권2호
• /
• pp.59-65
• /
• 2013

1970-1980년대에 개발된 8-16비트 마이크로프로세서들이 오늘날의 우수한 성능을 갖는 컴퓨터 발달의 시초가 되었으며 교육현장에서 아직도 사용되고 있는 곳이 많이 있다. 본 연구에서는 이러한 소형 8-32비트 마이크로프로세서 시스템에서 사용되는 인텔계열 마이크로프로세서의 Programmed I/O 명령 실행 싸이클에 따른 실행시간을 구하여 비교하였다. 비교 결과 마이크로프로세서 클럭 주파수 4MHz와 12MHz의 경우, 8비트용 8051이 명령 실행에 따른 많은 클럭수로 인하여 8비트 8085 및 16비트 8086 마이크로프로세서의 실행시간보다 길었으며, 실제 많이 사용하는 클럭 주파수의 경우는 8085, 8086, 8051 및 80386의 순으로 명령실행 시간이 빨라짐을 보여 주었다. 주로 국내에서 많이 사용하는 인텔계열 마이크로프로세서에 의한 I/O 프로그램 실행시간을 비교해봄으로써 마이크로프로세서의 실시간 제어를 위한 인터페이스 등에 도움이 될 수 있다.

• 한국항공우주학회지
• /
• 제30권7호
• /
• pp.68-80
• /
• 2002

최신 마이크로프로세서에서 성능 최적화된 수치 코드를 작성하는 접근법을 제시하였다. 국소화로 지칭한 이 코드 최적화 방법은 모든 최신 마이크로프로세서에서 채용되는 2차 캐시의 사용을 최대화하고 시스템의 주기억장치에 대한 접근을 최소화하는 개념이다. 본 연구에서는 유체역학 문제의 해결을 위한 LU-SGS 해법을 3 단계에 걸쳐 국소화 하였으며, 요즈음 널리 이용되고 있는 여러 가지 마이크로프로세서들에 대해 시험을 수행하였다. 국소 최적화 개념의 시험 결과는, 컴퓨터 시스템에 따라서는, 같은 컴퓨터에서 완전히 동일한 해를 기본 알고리즘에 비해 7.35배까지 빨리 얻을 수 있는 주목할 만한 성능을 보여 주었다.

• 한국멀티미디어학회논문지
• /
• 제3권2호
• /
• pp.192-200
• /
• 2000

8비트와 16비트 마이크로 프로세서는 소규모 제어기기에 많이 사용되고 있다. 이러한 실장 제어용 마이크로 프로세서는 CP와 메모리 및 입출력 회로가 하나의 반도체에 집적되어야 하므로 회로가 간단하고, 코드 밀도가 높은 것이 요구되고 있다. 본 논문에서는 코드 밀도가 높은 EISC(Extendable Instruction Set Computer)구조를 가지는 16비트 마이크로 프로세서인 SE1608을 제안한다. SE1608은 8개의 범용 레지스터를 가지며, 16비트 고정 길이 명령어, 짧은 오프셋 인덱스 어드레싱과 짧은 상수 오퍼랜드 명령어를 가지며, 확장 레지스터와 확장 프래그를 사용하여 오프셋 및 상수 오퍼랜드를 확장할 수 있다. SE1608은 FPGA로 구현하여 약 12,000 게이트가 소요되었으며, 8MHz에서 모든 기능이 정상적으로 동작하는 것을 확인하였고, 크로스 어셈블러와 크로스C /C++컴파일러 및 명령어 시뮬레이터를 설계하고 동작을 검증하였다. SE1608의 코드 밀도는 16비트 마이크로 프로세서인 H-8300의 140%, NM10200의 115%로 현격하게 높은 장점을 가진다. 따라서 하드웨어가 간단하고, 프로그램 메모리 크기가 작아지므로 실장 제어용 마이크로 프로세서에 적합하여 폭 넓은 활용이 기대된다.

• 한국정보과학회논문지:시스템및이론
• /
• 제29권1호
• /
• pp.42-56
• /
• 2002

WHDL이나 Verilog와 같은 기존의 하드웨어 기술 언어(Hardware Description Language)를 이용하여 비동기 마이크로세서를 모델링하고 시뮬레이션을 수행할수 있으나 핸드셰이크 프로토콜 (handshake protocol) 에 의해 동작하는 비동기 마이크로프로세서의 기술이 지나치게 복잡해진다. 결과적으 로 성능 평가 시간이 너무 길어져 상위 수준(system level)에서의 효과적인 설계 공간 탐색에 많은 어려움을 겪는다. 따라서 상위 수준에서 비동기적 특성인 핸드 셰이크 프로토콜을 쉽게 모델링하고 빠른시간 내에 효과적으로 시뮬레이션할수 있는 방법론과 도구가 필요하다. 이런 목적 하에 프로세서 모델링과 시 뮬레이션을 통하여 성능 평가를 수행할수 있는 자동화 도구 SLEDS(System Level Event Driven Simulator)를 개발하였다. 본 도구의 궁극적 목표는 프로세서를 구성하는 모듈들의 지연을 조절하여 (delay balancing)전체적으로 프로세서가 고성능을 얻을수 있도록 최적화 조건을 구하는 것이다. 이와 더불어 정의된 행위를 실제로 수행함으로써 예상한 결과와 실제 결과를 비교하여 설계가 제대로 되었는지 상위 수준에서의 검증을 목표로 한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1979년도 하계 전자.전기연합학술발표회논문집
• /
• pp.131-135
• /
• 1979

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.1153-1156
• /
• 1998

We describe a design of a simple but efficient floatingpoint processing architecture expoiting concurrent execution of scalar instructions for high performance in general-purpose microprocessors. This architecture employs 3 stage pipeline asyncronously working with integer processing unit to regulate instruction flows between two arithmetic units.

• 전기의세계
• /
• 제24권5호
• /
• pp.32-37
• /
• 1975

The use of a Microprocessor and PROM memories in an Electronic Loop Switching System has been described. The use provides telephone service for up to 128 subscriber lines using 32 trunks with increased reliability, maintenance capabilities, and flexibility. Date Communication between the central office terminal and the remote terminal is by FSK at 1-KHz rates over an idle trunk. Software functions and traffic handling capabilities are also described.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제16권2호
• /
• pp.212-216
• /
• 2010

마이크로프로세서의 온도 관리를 위해 사용되는 대표적인 기술인 동적 온도 관리 기법이 적용되면 임계온도 이상의 발열 발생시 온도를 제어하기 위해 성능이 저하되는 단점이 있다. 따라서 마이크로프로세서의 발열 온도를 낮추면 동적 온도 관리 기법을 통해 온도를 제어하는 시간이 줄어들면서 성능 저하를 최소화 시킬 수 있다. 본 논문에서는 유닛의 발열 제어를 위해 사용되는 연산 이관시 유닛을 선택하는 기준에 대한 다양한 기법들을 모의 실험을 통하여 비교 분석함으로써 유닛의 발열 현상으로 인한 마이크로프로세서의 성능 저하를 최소화시킬 수 있는 방안을 도출하고자 한다. 모의 실험 결과, 동적 연산 이관 기법에서 임계 온도와 유닛 온도 사이의 차이를 기준으로 동작할 유닛을 선택하는 기법이 발열에 가장 효과적으로 대응하여 성능이 우수하다는 것을 확인할 수 있다.

• 한국컴퓨터정보학회논문지
• /
• 제10권2호
• /
• pp.87-95
• /
• 2005

고성능 마이크로프로세서에서 값 예측기는 한 명령어의 결과를 미리 예측하여 명령들 간의 데이터 종속관계를 극복하고 실행함으로써 명령어 수준 병렬성(Instruction Level Parallelism, ILP)을 향상시키는 기법이다. 본 논문에서는 ILP 프로세서 명령어 수준 병렬성의 성능향상을 위하섞 값을 미리 예측하여 병렬로 이슈하고 수행하는 값 예측기를 비교 분석하여 각 테이블 갱신 시점에 따른 예측기별 평균 성능향상과 예측률 및 예측정확도를 측정하여 평가한다 이러한 타당성을 검증하기 위해 실행구동방식 시뮬레이터를 사용하여 SPECint95 벤치마크를 시뮬레이션하여 비교한다.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제54권11호
• /
• pp.643-649
• /
• 2005

A heart diagnosis system adopts Superconducting Quantum Interface Device(SQUD) sensors for precise MCG(MagnetoCardioGram) signal acquisitions. Such system needs to deal with hundreds of sensors, requiring fast signal sampling md precise analog-to-digital conversions(ADC). Our development of hardware board, processing 64-channel 12-bit in 1 ks/s speed, is built by using 8-channel ADC chips, 8-bit microprocessors, SPI interfaces, and specially designed parallel data transfers between microprocessors to meet the 1ks/s, i.e. 1 mili-second sampling interval. We extend the design into 256-channel hardware and analyze the speed .using the measured data from the 64-channel hardware. Since our design exploits full parallel processing, Assembly level coding, and NOP(No Operation) instruction for timing control, the design provides expandability and lowest system timing margin. Our result concludes that the data collection with 256-channel analog input signals can be done in 201.5us time-interval which is much shorter than the required 1 mili-second period.