• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 제38회 하계학술대회
• /
• pp.220-221
• /
• 2007

금속 촉매 성장 (Metal-induced growth) 를 이용하여, 마이크로 사이즈의 결정질 (Microcrystalline) 박막 실리콘 (Silicon, Si)을 성장하였다. 금속 촉매로서는 코발트, 니켈, 코발트/니켈 복합물질(Co, Ni, or Co/Ni) 이 사용되었으며, 실리콘과 반응하여 실리사이드 (Silicide) 층을 형성한다. 이러한 실리사이드 층은 실리콘과 격자 거리가 유사하여 (Little lattice mismatch), 그 위에 실리콘 박막을 성장하기 위한 모체 (Template) 가 된다. XRD (X-ray diffraction) 분석을 통하여, 실리사이드 ($CoSi_2$ or $NiSi_2$) 의 형성과 성장된 박막 실리콘의 결정성을 연구하였다. 이러한 박막을 이용하여, 쇼트키 태양전지 (Schottky Solar cell) 에 응용하였다. 코발트/니켈 복합물질을 이용하였을 경우에 10.6mA/$cm^2$ 단락전류를 얻었으며, 이는 코발트만을 이용한 경우보다 10 배만큼 증가하였다. 이러한 실리사이드를 매개로한 박막 실리콘의 성장은 공정상에서의 열부담 (Thermal budget) 을 줄일 수 있으며, 대면적 응용에 큰 가능성을 가지고 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.248-248
• /
• 2010

CMOS 축소화가 32nm node를 넘어서 지속적으로 진행되기 위하여 FinFET, Surround Gate and Tri-Gate와 같은 Fully Depleted 3-Dimensional 소자들이 SCE를 다루기 위해서 많이 제안되어 왔다. 하지만 소자의 축소화를 진행함에 있어서 좁고 균일한 patterning을 형성하는 것과 동시에 낮은 Extension Region과 Contact Region에서의 Series Resistance을 제공하여야 하고 Source/Drain Contact Formation을 확보하여야 한다. 그리고 소자의 축소화가 진행됨으로써 Silicide의 응집현상과 Source/Drain Junction의 누설전류에 대한 허용범위가 점점 엄격해지고 있다. ITRS 2005에 따르면 32nm CMOS에서는 Contact Resistivity가 대략 $2{\times}10-8{\Omega}cm2$이 요구되고 있다. 또한 Three Dimensional 소자에서는 Fin Corner Effect가 Channel Region뿐만 아니라 S/D Region에서도 중대한 영향을 미치게 된다. 따라서 본 논문에서 제시하는 Novel S/D Contact Formation 기술을 이용하여 Self-Aligned Dual/Single Metal Contact을 이루어Patterning에 대한 문제점 해결과 축소화에 따라 증가하는 Contact Resistivity 문제점을 해결책을 제시하고자 한다. 이를 검증하기3D MOSFET제작하고 본 기술을 적용하고 검증한다. 또한 Normal Doping 구조를 가진3D MOSFET뿐만 아니라 SCE를 해결하기 위해서 대안으로 제시되고 있는 SB-MOSFET을 3D 구조로 제작하고, 이 기술을 적용하여 검증한다. 그리고 Silvaco simulation tool을 이용하여 S/D에 Metal이 Contact을 이루는 구조가 Double type과 Triple type에 따라 Contact Resistivity에 미치는 영향을 미리 확인하였고 이를 실험으로 검증하여 소자의 축소화에 따라 대두되는 문제점들의 해결책을 제시하고자 한다.

• 한국재료학회지
• /
• 제3권6호
• /
• pp.638-644
• /
• 1993

티타니움 폴리사이드 MOS(metal oxide semiconducter)캐퍼시타 구조에서 두께가 8nm인 게이트산화막의 절연파괴강도의 열화거동을 열처리조건 및 폴리실리콘막의 두께를 달리하여 조사했다. 티타니움 폴리사이드 게이트에서 게이트산화막의 전연피괴특성은 열처리 온도가 높을수록, 열처리시간이 길수록 많이 열화되어 실리사이드의 하부막인 잔류 폴리실리콘의 두께가 얇을수록 그 정도는 심해진다. 티타니움 실리사이드가 게이트산화막고 직접적인 접촉이 없더라도 게이트산화막의 신회성이 열화되는 것을 알 수 있었다. 실리사이드 형성후 열처리에 따른 게이트 산화막의 절연파괴특성열화는 티타니움 원자가 폴리실리콘을 통해 게이트산화막으로 확산되어 게이트산화막에서 티타니움의 고용량이 증가한 때문인 것이 SIMS분석 결과로부터 확인되었다.

• 마이크로전자및패키징학회지
• /
• 제9권2호
• /
• pp.49-54
• /
• 2002

Poly-Si/$SiO_2$/Si 하부기판구조 위에 Co 금속을 E-beam evaporation 방식으로 증착하고 급속 열처리 방식을 통해 프린터 heater용 코발트실리사이드 박막을 형성하였다. 급속열처리 온도 (600~$900^{\circ}C$)와 시간 (20~40초)을 변수로 하여 코발트실리사이드의 결정상 및 성분분포를 조사하였다. 또한 제작된 박막의 면저항과 결정특성 분석을 통해 고온에서의 열적 안정성을 확인하였다. $800^{\circ}C$ 온도에서 20초간 급속열처리한 경우 면저항이 약 $0.8 \Omega /\Box$ 인 안정한 $CoSi_2$ 결정상의 코발트실리사이드 박막이 얻어졌다. 그러나 $700^{\circ}C$ 이하의 온도에서는 결정상의 변화에 따라 코발트실리사이드 박막의 면저항이 급격히 증가하였다. 코발트실리사이드 박막의 온도저항계수는 약 $0.0014/^{\circ}C$ 값을 나타내었으며, 프린터 발열체로 응용가능함을 확인 할 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제10권4호
• /
• pp.29-33
• /
• 2003

n-형 탄화규소 반도체에 대한 구리금속을 이용하여 오옴성 접촉 구조를 제작하였다. 제작된 구리접촉에 대해 후속열처리 조건과 금속접촉 구조에 따른 재료적, 전기적 성질의 변화를 조사하였다. 금속접촉의 오옴성 성질은 금속박막의 구조 뿐 아니라 열처리조건에 대해서도 크게 좌우됨을 알 수 있었다. 열처리는 급속열처리 장치를 이용한 진공상태 및 환원 분위기에서 2단계 열처리방식을 통하여 시행하였다. 접촉비저항의 측정을 위해 TLM 구조를 만들었으며 면저항 ($R_{s}$), 접합저항 ($R_{c}$), 이동거리 ($L_{T}$), 패드간거리 (d), 전체저항 ($R_{T}$) 값을 구하여 알려진 계산식에 의해 접촉비저항 ($p_{c}$) 값을 추정하였다. 진공보다 환원분위기에서 후속 열처리를 수행한 시편이 양호한 전기적 성질을 가짐을 알 수 있었다. 가장 양호한 결과는 Cu/Si/Cu 구조를 가진 금속접촉 결과이었으며 접촉비저항 ($p_{c}$)은 $1.2\times 10^{-6} \Omega \textrm{cm}^2$의 낮은 값을 얻을 수 있었다. 재료적 성질은 XRD를 이용하여 분석하였고 SiC 계면 상에 구리와 실리콘이 결합한 구리 실리사이드가 형성됨을 알 수 있었다.

• 한국진공학회지
• /
• 제16권6호
• /
• pp.439-445
• /
• 2007

RF 및 고속 아날로그 특성 및 제조 공정의 용이성에 의하여 고속 유무선통신 및 초고주파 분야에서 많이 이용되고 있는 SiGe 집적회로에서, SiGe 박막 저항기의편차를 줄여 집적회로의 신뢰성을 높이는 것이 중요하다. 본 논문에서는 실리콘계 박막 저항기 제조 후 발생하는 불균일한 저항 값 분포의 원인 규명과 그 해결 방안에 대하여 고찰한다. SiGe 박막 저항기의 실리사이드가 존재하는 컨택 영역에서 Ti-B석출물의 영향으로 인하여 저항 값의 불균일성 발생하는데, 이를 최소화하기 위하여는 가능한 최대의 boron 이온을 주입할 필요가 있다. SiGe 저항기와 금속을 배선하기 위한 컨택 홀의 크기가 작을수록 SiGe 층 내에서 돌출부가 컨택 홀의 전체면적을 차지하게 될 확률이 커지게 되어 접촉저항이 비정상적으로 커질 확률 또한 높아지게 되므로, 돌출부가 생성되는 SiGe 저항기의 경우는 컨택 홀의 면적을 크게하여 SiGe 저항기의 편차를 개선하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.192-193
• /
• 2007

An evaporated Ti/Pd/Ag contact system is most widely used to make high-efficiency silicon solar cells, however, the system is not cost effective due to expensive materials and vacuum techniques. Commercial solar cells with screen-printed contacts formed by using Ag paste suffer from a low fill factor and a high shading loss because of high contact resistance and low aspect ratio. Low-cost Ni and Cu metal contacts have been formed by using electro less plating and electroplating techniques to replace the Ti/Pd/Ag and screen-printed Ag contacts. Ni/Cu alloy is plated on a silicon substrate by electro-deposition of the alloy from an acetate electrolyte solution, and nickel-silicide formation at the interface between the silicon and the nickel enhances stability and reduces the contact resistance. It was, therefore, found that nickel-silicide was suitable for high-efficiency solar cell applications. Cu was electroplated on the Ni layer by using a light induced plating method. The Cu electroplating solution was made up of a commercially available acid sulfate bath and additives to reduce the stress of the copper layer. In this paper, we investigated low-cost Ni/Cu contact formation by electro less and electroplating for crystalline silicon solar cells.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2003년도 추계학술대회 논문집 Vol.16
• /
• pp.167-171
• /
• 2003

We report the material and electrical properties of $CoSi_2$ and $NiSi_2$contacts to n-type 4H-SiC depending on the post-annealing and the metal covering conditions. The Ni and Co silicides are deposited by RF sputtering with Ni/Si/Ni and Co/Si/Co films separately deposited on 4H-SiC substrates. The deposited films are annealed at $800\;^{\circ}C$ in $Ar:H_2$ (9:1) gas ambient. Results of the specific surface resistivity measurements show that the resistivity of the Co-based metal contact was the one order lower than that of the Ni-based contact. The specific contact resistance was measured by a transmission line technique, and the specific contact resistivity of $1.5{\times}10^{-6}\;{\Omega}\;cm^2$ is obtained for Co/Si/Co metal structures after a two-step annealing; at $550\;^{\circ}C$ for 10 min and $800\;^{\circ}C$ for 3min. The physical properties of the contacts were examined by using XRD and AES, and the results indicate that the Co-based metal contacts have better structural stability of silicide phases formed after the high temperature annealing.

• 한국전기전자재료학회논문지
• /
• 제24권12호
• /
• pp.1010-1017
• /
• 2011

The use of plated front contact for metallization of silicon solar cell may alternative technologies as a screen printed and silver paste contact. This technologies should allow the formation of contact with low contact resistivity a high line conductivity and also reduction of shading losses. A selective emitter structure with highly dopes regions underneath the metal contacts, is widely known to be one of the most promising high-efficiency solution in solar cell processing. When fabricated Ni/Cu plating metallization cell with a selective emitter structure, it has been shown that efficiencies of up to 18% have been achieved using this technology.

• 전자공학회논문지A
• /
• 제33A권12호
• /
• pp.77-82
• /
• 1996

The breakdown characteristics of metal-oxide-semiconductor(MOS) capacitors fabricated by Al, polysilicon, and tungsten polycide gate electrodes onto gate oxide was evaluated by time zero dielectric breakdwon (TZDB). The average breakdown field of the gate oxide with tungsten polycide electride was lower than that of the polysilicon electrode. The B model (1~8MV/cm) failure of the gate oxide with tungsten polycide electrode was increased with increasing annealing temperature in the dry $O_{2}$ ambient. This is attributed ot fluorine and tungsten diffusion from thungsten silicide film into the gate oxide, and stress increase of tungsten polcide after annealing treatment.