• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -1
• /
• pp.149-151
• /
• 2002

We had been developing the variety of parallel processing systems in order to improve the processing speed of visual media applications. These systems were using multi-access memory system(MAMS) as a parallel memory system, which provides the capability of the simultaneous accesses of image points in a line-segment with an arbitrary degree, which is required in many low-level image processing operations such as edge or line detection in a particular direction, and so on. But, the performance of these systems did not give a faithful speed because of asynchronous feature between MAMS and processing elements. To improve the processing speed of these systems, we have been investigated a pipelined parallel processing system using MAMS. Although the system is considered as being the single instruction multiple data(SIMD) type like the early developed systems, the performance of the system yielded about 2.5 times faster speed.

• 한국산업정보학회논문지
• /
• 제11권5호
• /
• pp.163-169
• /
• 2006

In order to use parallel computers in specific applications, algorithms need to be developed and mapped onto parallel computer architectures. Main memory access for shared memory system or global communication in message passing system deteriorate the computation speed. In this paper, it is found that the m-step generalization of the block Lanczos method enhances parallel properties by forming in simultaneous search direction vector blocks. QR factorization, which lowers the speed on parallel computers, is not necessary in the m-step block Lanczos method. The m-step method has the minimized synchronization points, which resulted in the minimized global communications and main memory access compared to the standard methods.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1999년도 춘계학술대회 논문집
• /
• pp.509-512
• /
• 1999

Ferroelectric Sr$_2$(Nb, Ta)$_2$O$_{7}$(SNTO), La$_2$Ti$_2$O$_{7}$(LTO) thin films were prepared by sol-gel processes. SNTO, LTO thin films were spin-coated on Pt/TiO$_2$/SiO$_2$/Si(100). Pt/Ti/SiO$_2$/Si(100). PT/ZrO$_2$/SiO$_2$/Si(100) substrates. After multiple coating, dried thin films were heat-treated for decomposition of residual organics and crystallization. Dielectric and other relevant electrical properties were measured and the results showed a little possibility in ferroelectric gate random access memory devices.ces.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2013년도 춘계학술발표대회
• /
• pp.21-23
• /
• 2013

Static Random Access Memory (SRAM) using CMOS technology has many advantages. It does not need to refresh every certain time, as a result, the speed of SRAM is faster than Dynamic Random Access Memory (DRAM). This is the reason why SRAM is widely used in almost processors and system on chips (SoC) which require high processing speed. Two basic operations of SRAM are read and write. We consider two basic factors, including the accuracy of read and write operations and the speed of these operations. In our paper, we propose the read and write assist circuits for SRAM. By adding a power control circuit in SRAM, the write operation performed successfully with low error ratio. Moreover, the value in memory cells can be read correctly using the proposed pre-charge method.

• 정보처리학회논문지D
• /
• 제12D권4호
• /
• pp.543-552
• /
• 2005

최근 들어 계속되는 램 가격 하락으로 인해 대용량의 램을 사용하는 주기억 데이터베이스 시스템의 구축이 실현 가능하게 되었다. 그러나 기존의 디스크 기반 공간 색인 기법은 디스크 접근 시간만을 주로 고려하기 때문에, 주기억 색인 기법으로 디스크 기반 색인 기법을 직접적으로 적용시키는 것은 부적절하다. 주기억 장치 색인 기법은 모든 색인 노드들이 주기억 장치에 상주하기 때문에 노드에 대한 접근 시간이 디스크 기반 기법에 비해 상당히 미미하고, 결국 효율적인 색인 기법을 위해서는 노드 접근시간 뿐만 아니라 노드내의 키 비교시간을 고려해야 한다. 이러한 주기억 장치 색인 기법의 특성을 고려하여, 본 논문에서는 Tmr-트리라는 새로운 색인 기법을 제시한다. Tmr-트리는 T-트리의 장점과 R-트리의 장점을 결합한 이진 색인 구조로서, 색인 노드는 데이터 객체들을 위한 엔트리들, 왼쪽/오른쪽 자식 노드에 대한 포인터, 그리고 3개의 추가 필드들로 구성된다. 여기서 3개의 추가 필드들은 현재 노드에 저장된 키 값들의 범위를 포함하는 MBR과 왼쪽 서브트리에 저장된 키 값들의 범위를 포함하는 MBR, 오른쪽 서브트리에 저장된 키 값들의 범위를 포함하는 MBR에 해당한다. 본 논문의 실험에서 Tmr-트리는 R-트리와 달리 검색 시 항상 리프노드까지 방문할 필요가 없기 때문에 모든 데이터 분포에서 R-트리에 비해 더 나은 실험 결과를 보여주었다. 노드 크기 측면에서 노드안 엔트리 수를 증가시킨 초반에 상당한 검색성능 향상을 보여주었으며, 그 후로 약간씩 검색시간 증가를 나타냈다. 한편, 삽입시간 측면에서 Tmr-트리는 R-트리에 비해 약간의 더 많은 삽입시간이 필요했다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 추계학술대회
• /
• pp.103-106
• /
• 2012

실시간 영상신호압축에서 일정 분량의 신호를 저장한 후 다른 순서로 읽어내는 과정은 간단하지만 JPEG, MPEG1/2/4, H.264, HEVC 등의 거의 모든 표준에서 필수적으로 사용하고 있는 중요한 과정이다. 실시간 처리가 중요하기 때문에 지금까지는 필요한 영상 블럭 크기의 메모리를 두 개 이용하여 동시에 번갈아 가며 읽고 쓰는 이중 버퍼링 방법을 사용하였다. 예외적으로 2D DCT에서의 전치버퍼의 경우는 입출력 순서가 단순하기 때문에 단일 버퍼링을 이용하여 입출력 순서의 변환이 가능하다. 본 논문에서는 불규칙한 임의의 입출력 순서에서도 유한한 횟수 안에 규칙적 형태의 입출력 순서열이 반복됨을 보이고, 그것을 이용하여 단일 메모리를 사용하는 효율적인 실시간 메모리 입출력 기법을 구현하였다.

• 대한전자공학회논문지
• /
• 제27권5호
• /
• pp.699-708
• /
• 1990

This paper proposes two test procedures for detecting functional faults in semiconductor random access memories (RAM's) and a new testimg scheme to execute the proposed test procedures. The first test procedure detects stuck-at faults, coupling faults and decoder faults, and requires 19N operations, which is an improvement over conventional procedures. The second detects restricted patternsensitive faults and requires 69N operations. The proposed scheme uses Built-In Self Testing (BIST) techniques. The scheme can write into more memory cells than I/O pins can in a write cycle in test mode. By using the scheme, the number of write operations is reduced and then much testing time is saved.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권1호
• /
• pp.31-38
• /
• 2016

A novel self-reference sense amplifier with parallel reading during writing operation is proposed. Read access time is improved compared to conventional self-reference scheme with fast operation speed by reducing operation steps to 1 for read operation cycle using parallel reading scheme, while large sense margin competitive to conventional destructive scheme is obtained by using self-reference scheme. The simulation was performed using standard $0.18{\mu}m$ CMOS process. The proposed self-reference sense amplifier improved not only the operation speed of less than 20 ns which is comparable to non-destructive sense amplifier, but also sense margin over 150 mV which is larger than conventional sensing schemes. The proposed scheme is expected to be very helpful for engineers for developing MRAM technology.

• 한국산업정보학회논문지
• /
• 제20권5호
• /
• pp.13-23
• /
• 2015

본 논문에서는 소프트웨어 구동 시 발생 가능한 메모리 오류 중 발생 빈도가 매우 낮은 일부 메모리 오류에 대해 실행 파일을 역어셈블하여 만들어진 어셈블리어의 구문을 분석하여 메모리 오류 가능성을 검출하는 방법을 제안한다. 몇 개의 프로그램을 대상으로 선정하고, 제안한 방법을 이용하여 메모리 오류 가능성을 검출한 결과, 약 만 개의 함수, 백만 라인의 어셈블리어 명령어에서 750여 개의 메모리 오류 가능성을 검출하였고, 검출에 걸린 시간은 총 90초 정도가 소요되었다.

• 스마트미디어저널
• /
• 제3권1호
• /
• pp.33-38
• /
• 2014

소비전력 증가와 같은 문제점들로 인하여, 마이크로프로세서만으로는 컴퓨팅 시스템의 성능을 향상시키기 점점 어려워지고 있다. 이와 같은 상황에서, 대용량 병렬 연산에 특화된 그래픽 처리 장치를 활용하여 중앙 처리 장치가 담당하던 범용 작업을 수행하게 하는 범용 그래픽 처리 장치 기술이 컴퓨터 시스템의 성능을 개선시킬 수 있는 방안으로 주목을 받고 있다. 하지만, 그래픽스 관련 응용프로그램과 범용 응용프로그램의 특징은 매우 상이하기 때문에, 그래픽 처리 장치가 범용 응용프로그램을 수행하는 경우에는 많은 제약 사항으로 인하여 자신의 뛰어난 연산 자원을 활용하지 못하는 실정이다. 일반적으로 그래픽스 관련 응용프로그램에 비해 범용 응용프로그램은 메모리를 매우 많이 요청하기 때문에 범용 그래픽 처리 장치 기술을 효율적으로 활용하기 위해서는 메모리 설계가 매우 중요하다. 특히, 긴 접근 시간을 요구하는 외부 메모리 요청은 성능에 큰 오버헤드이다. 그러므로 외부 메모리로의 접근 횟수를 줄일 수 있는 다중 레벨 캐쉬 구조를 효율적으로 활용할 수 있다면, GPU의 성능은 크게 향상 될 것이 분명하다. 본 논문에서는 다중 레벨 캐쉬 구조에 따른 그래픽 처리 장치의 성능을 다양한 벤치마크 프로그램을 통하여 정량적으로 분석하고자 한다.