• 한국정보전자통신기술학회논문지
• /
• 제10권5호
• /
• pp.455-461
• /
• 2017

본 논문에서는 읽기 모드에서 BL (Bit Line)의 전압을 DL (Data Line)에 전달하는 시간을 줄이기 위해 기생하는 커패시턴스가 큰 distributed DB 센싱 방식 대신 기생하는 커패시턴스가 작은 local DL 센싱 방식을 제안하였다. 그리고 읽기 모드에서 NMOS 스위치를 빠르게 ON 시키는 BL 스위치 회로를 제안하였다. 또한 BL 노드 전압을 VDD-VT로 선 충전하는 대신 DL 클램핑 회로를 사용하여 0.6V로 클램핑 하고 차동증폭기를 사용하므로 읽기 모드에서 access 시간을 35.63ns로 40ns를 만족시켰다. $0.13{\mu}m$ BCD 공정을 기반으로 설계된 512Kb EEPROM IP의 레이아웃 면적은 $923.4{\mu}m{\times}1150.96{\mu}m$($=1.063mm^2$)이다.