• 정보처리학회논문지A
• /
• 제18A권3호
• /
• pp.109-114
• /
• 2011

IR(Intermediate Representation) 최적화 과정은 컴파일러 back-end의 중요한 부분으로서 sub-expression elimination, dead code elimination 등 최적화 기법들을 사용한다. 하지만 IR 최적화 단계에서 생기는 에러들을 검출하고 디버깅하는데 많은 어려움이 있다. 그 첫 번째 이유로는 컴파일 된 어셈블리 코드를 해독하여 에러를 체크하기 어렵고 두 번째로는 IR 최적화 단계에서 에러가 생겼는지 결정 짓기 어렵기 때문이다. 이런 이유들로 인하여, 우리는 C 레벨에서 IR 코드변환 무결점 여부를 체크하기 위한 기법들에 관한 연구를 진행하여 왔다. 우리는 MeCC(Memory Comparison-based Clone) 탐색기를 기반으로 하여, 최적화하기 전 IR코드와 최적화 한 후의 IR코드를 각각 C코드로 다시 변환한 뒤, 이 두 개의 C코드를 MeCC의 입력으로 주고, 결과의 일치 여부를 확인하는 방법을 사용한다. 하지만 MeCC가 완벽한 결과를 알려주지 않기 때문에, 우리는 각 IR 최적화 기법마다의 특징에 대한 정보를 사전에 처리해서 그 결과의 정확도를 높였다. 이 논문에서는 dead code elimination, instruction scheduling 및 common sub-expression elimination 등 최적화 기법들을 이용한 변환 코드들을 예시로 실험하여 최종적으로 MeCC에서의 C 레벨 코드의 정확한 에러 체크 동작여부를 보여준다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2003년도 ICCAS
• /
• pp.1022-1027
• /
• 2003

The Motion controllers provide the sophisticated performance and enhanced capabilities we can see in the movements of robotic systems. Several types of motion controllers are available, some based on the kind of overall control system in use. PLC (Programmable Logic Controller)-based motion controllers still predominate. The many peoples use MCU (Micro Controller Unit)-based board level motion controllers and will continue to in the near-term future. These motion controllers control a variety motor system like robotic systems. Generally, They consist of large and complex circuits. PLC-based motion controller consists of high performance PLC, development tool, and application specific software. It can be cause to generate several problems that are large size and space, much cabling, and additional high coasts. MCU-based motion controller consists of memories like ROM and RAM, I/O interface ports, and decoder in order to operate MCU. Additionally, it needs DPRAM to communicate with host PC, counter to get position information of motor by using encoder signal, additional circuits to control servo, and application specific software to generate a various velocity profiles. It can be causes to generate several problems that are overall system complexity, large size and space, much cabling, large power consumption and additional high costs. Also, it needs much times to calculate velocity profile because of generating by software method and don't generate various velocity profiles like arbitrary velocity profile. Therefore, It is hard to generate expected various velocity profiles. And further, to embed real-time OS (Operating System) is considered for more reliable motion control. In this paper, the structure of chip-based precision motion controller is proposed to solve above-mentioned problems of control systems. This proposed motion controller is designed with a FPGA (Field Programmable Gate Arrays) by using the VHDL (Very high speed integrated circuit Hardware Description Language) and Handel-C that is program language for deign hardware. This motion controller consists of Velocity Profile Generator (VPG) part to generate expected various velocity profiles, PCI Interface part to communicate with host PC, Feedback Counter part to get position information by using encoder signal, Clock Generator to generate expected various clock signal, Controller part to control position of motor with generated velocity profile and position information, and Data Converter part to convert and transmit compatible data to D/A converter.

• 한국해안·해양공학회논문집
• /
• 제29권6호
• /
• pp.305-314
• /
• 2017

단독의 파력발전변환장치를 설치하는 경우 경제성이 떨어지는 문제점이 있으므로 기존 혹은 신설의 방파제에 적용하여 파랑제어와 파랑에너지의 이용을 동시에 도모하는 방식이 많이 추진되어 왔다. 본 연구는 전편의 연구(Lee et al., 2014)에서와 같이 부유식방파제로 연구 개발된 공기주입식 부유식방파제에 진동수주형 파력발전시스템을 탑재한 경우를 대상으로 부유식방파제로의 기능과 파력발전장치로의 기능을 병행하여 검토하였다. 여기서, 전편의 연구(Lee et al., 2014)에서는 공기실내에서 공기의 동적거동에 단열변화에 따른 압축성을 고려한 반면에 본 연구에서는 비압축성의 경우에 구조물의 고정시 혹은 부유시에 각각에 대한 파랑변형율, 공기흐름속도 및 구조물의 운동을 검토하였으며, 공기의 동적거동에 대한 압축성의 고려여부에 따른 결과의 차이를 논의하였다. 수치해석법으로는 선형속도포텐셜이론에 기초한 경계요소법을 적용한다. 얻어진 모든 해석결과에 따르면 공기압축성을 고려한 전편의 연구와 거의 동일한 결과를 나타내었으며, 따라서 공기실내에서의 공기거동해석에 압축성을 고려하지 않는 본 해석이 보다 효율적이고, 유용한 것으로 판단된다.

• 전자공학회논문지
• /
• 제53권5호
• /
• pp.152-159
• /
• 2016

본 논문은 CMOS 자기센서(hall Sensor)의 오프셋 및 1/f 잡음 제거기술 기반 고선형 자기센서 신호처리장치를 제안한다. 제안하는 자기센서는 자계(magnetic Field)를 감지하여 자계의 변화량에 따른 홀 전압(hall Voltage)을 출력하는 홀 플레이트(hall Plate)와 홀 플레이트 출력 신호의 오프셋과 1/f 잡음 제거 및 디지털화를 위한 자기센서 신호처리시스템으로 구성된다. 자기센서 신호처리 시스템은 스피닝 전류 바이어싱(spinning current biasing)을 통해 자기신호로부터 오프셋과 1/f잡음 성분을 분리하고, 초퍼 및 증폭기를 통해 자기신호를 100 kHz 주파수 대역으로 변조한다. 60 kHz 차단주파수를 갖는 고역통과필터(highpass filter)를 사용하여 오프셋 및 1/f 잡음을 제거한뒤 ADC(analog to digital converter)를 통해 자기신호만을 디지털 변조한다. 증폭기 및 고역통과필터 출력은 자기신호 -53.9 dBm @ 100 kHz, 잡음성부은 -101.3 dBm @ 10 kHz이다. 최종적으로 ADC를 통과한 자기센서 출력은 -5.0 dBm @ 100 kHz이고, 오프셋 및 1/f 잡음은 -55.0 dBm @ 10 kHz이다.

• 한국산학기술학회논문지
• /
• 제21권3호
• /
• pp.17-23
• /
• 2020

본 논문에서는 MMC(Modular Multilevel Converter) 시스템 개발시 필요한 등가 회로를 이용한 MMC 시뮬레이션 모델을 제안한다. MMC는 하프 브릿지 혹은 풀 브릿지 형태의 서브 모듈이 직렬로 수십 개에서 수백 개가 연결된 형태의 전력변환기로, 전압형 HVDC(High Voltage Direct Current)와 같은 고압 송전에 가장 적합한 토폴로지로 선택되어 상용화 되어 있다. MMC의 알고리즘 개발을 위해서는 전체 시스템의 시뮬레이션이 필수적이다. 그러나, 수백 혹은 수천 개의 스위칭 소자를 사용하여 MMC의 시뮬레이션 모델의 구성하거나 시뮬레이션을 수행하는 것은 사실상 불가능하다. 따라서 본 논문에서는 전압 레벨 증가 등의 확장성이 용이하고 MMC 변환기의 전압 전류의 동특성을 등가화하여 구현한 시뮬레이션 모델을 제안한다. 스위칭 신호와 암 전류의 방향으로부터 등가 회로의 전압과 전류식을 연산하고, 이를 Matlab/Simulink를 이용하여 등가 모델화한다. 개발된 모델의 타당성을 보이기 위하여 스위칭의 소자를 이용한 5 레벨의 MMC와 본 논문에서 제안하는 등가 모델 MMC의 시뮬레이션의 결과를 보인다. 두 모델의 전류 파형, 전압 파형 등이 일치함을 보임으로써 개발 모델의 타당성을 보이고자 한다.

• 한국산학기술학회논문지
• /
• 제9권2호
• /
• pp.360-369
• /
• 2008

태양전지는 일사량, 온도와 부하에 의해 크게 변동하기 때문에 가능한 한 많은 에너지를 얻기 위해서는 태양전지의 출력을 항상 최대로 제어할 필요가 있다. 태양전지의 출력은 직류이므로 교류부하에 적용하기 위해서는 전력변환장치 중 인버터가 필수적이며 단위 역률을 갖는 정현파 전류 및 전압을 부하계통에 공급해 주어야 한다. 본 논문에서는 태양광 발전시스템을 승압 쵸퍼와 단상 PWM(Pulse Width Modultion) 전압형 인버터로 구성하였고, 안정된 변조를 위해서 동기신호와 제어신호를 원칩 마이크로프로세서에 의해서 처리하였다. 전력비교에 따라 시비율을 변화시키지만 태양전지는 전형적인 수하특성을 갖고 있어, 일사량과 온도변화에 관계없이 항상 최대 출력 점을 추적하도록 승압초퍼를 제어하였다. 단상 PWM 전압형 인버터는 태양전지가 연속 발전할 수 없는 단점을 보완하기 위해 일반 상용전원과 연계함으로써 약 $10{\sim}20%$ 전력절감효과를 얻을 수 있는 에너지절약 전원복합형 전력변환장치로 구성되어 있다. 단상 PWM 전압형 인버터와 위상동기를 위해서 계통전압을 검출하여 계통전압과 인버터 출력을 동상 운전하므로 잉여전력을 계통과 연계할 수 있게 하여 고 역률과 저고조파 출력을 유지 하므로써 부하와 계통에 전력이 안정하게 공급될 수 있도록 제어하였다.

• 실천공학교육논문지
• /
• 제8권2호
• /
• pp.111-120
• /
• 2016

여러 가지 센서를 이용한 IOT(Internet Of Thing) 시스템의 FPGA 설계용 교육장비를 소개한다. 센서들은 다양한 출력 방식을 가지고 있어서 출력 방식에 따른 센서 인터페이스 컨트롤러를 FPGA 상에서 설계가 필요하다. 본 장비는 아날로그 출력인 경우에 FPGA(Field Programmable Gate Array)내에 있는 ADC(Analog-to-Digital Converter) 방식과 디지털 출력인 경우에 $I^2C$(Inter-Integrated Circuit), SPI(Serial Peripheral Interface Bus) 통신방식 및 GPIO(General-Purpose Input/Output)를 통해 사용한 방식에 따른 여러 가지 센서 인터페이스 컨트롤러의 설계가 가능하다. 이미지 센서를 이용해서 영상 처리 하드웨어 설계가 가능하고 더불어 영상 및 영상처리 결과를 모니터에 출력하는 VGA(Video Graphics Array) 컨트롤러 설계도 가능하다. 본 장비는 유,무선 네트워크에 통신이 가능한 IOT 시스템을 위해서 한 칩에 디지털 하드웨어와 Linux System을 결합한SOC(System on Chip) 설계가 가능하다. 이 장비를 이용해서 "이미지센서 기반의 하드웨어 설계와 가속도센서 기반의 하드웨어 설계"의 사례를 소개하고 그 설계를 기반으로 "FPGA를 이용한 디지털시스템 설계" 교과목의 교육 가능한 사례를 소개한다. 학생들에 의해서 새롭게 설계한 하드웨어를 본 FPGA를 이용해서 하드웨어 장비에 적용시키는 능력을 배양할 수 있고, 또한 개념설계, 부분설계, 상세설계를 통해서 FPGA 기반 하드웨어의 창의적 종합설계 능력을 키울 수 있다.

• 한국화재소방학회논문지
• /
• 제33권6호
• /
• pp.186-189
• /
• 2019

NFSC202에는 화재로 인하여 하나의 층의 확성기 또는 배선이 단락되어도 다른 층의 화재 통보에 지장이 없도록 규정하고 있다. 이를 위해 Analog digital converter (ADC), High pass filter (HPF), Low pass filter (LPF)로 구성된 초음파송수신장치를 제작하였으며 시험을 통해 해당 장치가 증폭기출력, 확성기용량, 음량레벨의 변동에 관계없이 동작함을 확인하였다. 또한 기준주파수 110 kHz(-12 dB)를 송신하는 경우 단락시 -12dB~-18 dB, 정상인 경우-24 dB~-66 dB, 단선시에는 -66 dB을 초과하는 경우와 수신데이터가 없는 경우의 설정된 값을 만족하였다. 따라서 NFSC202 규정에 적정한 시스템임을 확인하였으며 본 시스템을 적용할 경우 점검기준이나 시험기준이 수정 또는 개정되어야 한다.

• 센서학회지
• /
• 제23권5호
• /
• pp.332-336
• /
• 2014

In this paper, we propose a complementary metal oxide semiconductor (CMOS) binary image sensor with a gate/body-tied (GBT) PMOSFET-type photodetector for high-speed operation. The GBT photodetector of an active pixel sensor (APS) consists of a floating gate ($n^+$-polysilicon) tied to the body (n-well) of the PMOSFET. The p-n junction photodiode that is used in a conventional APS has a good dynamic range but low photosensitivity. On the other hand, a high-gain GBT photodetector has a high level of photosensitivity but a narrow dynamic range. In addition, the pixel size of the GBT photodetector APS is less than that of the conventional photodiode APS because of its use of a PMOSFET-type photodetector, enabling increased image resolution. A CMOS binary image sensor can be designed with simple circuits, as a complex analog to digital converter (ADC) is not required for binary processing. Because of this feature, the binary image sensor has low power consumption and high speed, with the ability to switch back and forth between a binary mode and an analog mode. The proposed CMOS binary image sensor was simulated and designed using a standard CMOS $0.18{\mu}m$ process.

• 한국실내디자인학회논문집
• /
• 제14권5호
• /
• pp.254-261
• /
• 2005

This paper presents an attempt to develop a visual programming language-based 3D virtual reality authoring tool intended to compose virtual interior space. The rapid development of digital technology and the wide spread of the Intenet have expanded the different uses of virtual reality in a number of applications ranging from interior design to building maintenance. In particular, the construction of cyber spaces based on existing interior spaces is becoming increasingly important. Current research, however, remains at the level of converting 3D models into virtual reality models, despite practitioners' needs for structural space models. Moreover, commercial tools to build virtual reality space have the disadvantage of targeting people who have professional knowledge of computer programs and computer graphics. Accordingly, the 3D virtual reality authoring tool developed in this research - called the VESL system - enables virtual and structural space to be easily composed using intuitive and interactive visual interfaces, which are based on visual programming techniques. The VESL system also provides an XML based semantic description of interior space, to be used to describe interior space information. We anticipate that the virtual reality spaces composed by this system will be of considerable use in the fields of architecture and interior design. Further research issues identified at the end of the research include developing a converter/filter for transforming Internet virtual reality standard language, or VRML, and evaluating the application of the system for practical use.