• 한국전자파학회논문지
• /
• 제16권2호
• /
• pp.154-160
• /
• 2005

여파기는 현대 무선통신에 있어 필수 불가결한 소자이다. 본 논문에서는 LTCC 다층기술을 이용한 IEEE 802.1la WLAN 송수신기 에 응용될 수 있는 소형 대역통과 여파기를 설계, 제작하였다. 2단의 대역통과 여파기의 등가회로를 도출하기 위하여 대역통과와 J-인버터 변환을 Chebyshev 저역통과 프로토타입 여파기에 적용하였다. 병렬 L-C공진기는 복잡하며 고주파에서 인덕터의 기생 성분을 조정하기가 용이하지 않으므로 단락된 $\lambda/4$ 스트립라인 공진기 구조를 이용하였다. 각 수동소자는 서로 다른 층에 위치하고 있으며, 비아를 통하여 상호연결되어 있으며 내부 접지면에 의하여 격리되어 있다. 제작된 여파기는 $2.51\times2.27\times1.02\;mm^3$이며 6층으로 구성되어 있다. 측정된 여파기는 -2.25 dB의 삽입손실과 220 MHz의 대역폭, 5.7 GHz에서 -32.25 dB의 감쇄 특성을 나타내었으며 0.9 ns의 군지연 특성을 나타내었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 추계학술대회
• /
• pp.259-262
• /
• 2012

본 논문에서는 125 MHz 동작 주파수에서 64개 위상의 클럭을 출력하는 지연 고정 루프 (DLL: delay-locked loop)을 제안한다. 제안된 다중 지연 고정 루프는 delay line의 선형성을 개선하기 위해 $4{\times}8$ matrix 구조의 delay line을 사용한다. CMOS multiplexer와 inverter-based interpolator를 이용하여 $4{\times}8$ matrix 기반의 delay line에서 출력된 32개 위상의 클럭으로부터 64개 위상의 클럭을 생성한다. 또한 DLL에서 harmonic lock을 방지하기 위해 클럭의 duty cycle ratio에 무관한 initial phase locking을 위한 회로가 제안된다. 제안된 지연 고정 루프는 1.8 V의 공급전압을 이용하는 $0.18-{\mu}m$ CMOS 공정에서 설계된다. 시뮬레이션된 DLL은 40 MHz에서 200 MHz의 동작 주파수 범위를 가진다. 125 MHz 동작 주파수에서 최악의 위상 오차와 jitter는 각각 +11/-12 ps와 6.58 ps이다.

• 한국산학기술학회논문지
• /
• 제12권10호
• /
• pp.4561-4568
• /
• 2011

본 논문에서는 비엔나 정류기의 전압제어를 위한 반송파 비교 PWM 방법에 대하여 논한다. 일반적으로 산업용 및 통신용 등 여러 응용분야에서 2레벨 정류기가 주로 사용되어 왔다. 하지만 2레벨 정류기는 효율을 높이고, THD를 낮추는데 한계가 있기 때문에 3레벨 정류기에 대한 연구가 진행 되어 왔다. 3레벨 정류기의 대표적인 회로가 비엔나 정류기이다. 기존의 비엔나 정류기는 대부분 전압 명령으로부터 인가 공간전압 벡터를 선택하고, 공간전압 벡터 인가시간을 직접 계산하여, 그 시간동안 전압 명령을 인가하는 공간 전압 변조 방식이 사용된다. 하지만 이 방법은 전압 명령 생성 및 전압 벡터의 인가시간 계산이 매우 복잡하여, 구현이 어려운 단점이 있다. 이 단점을 보완하기 위해 기존의 3레벨 인버터에 사용되던 반송파 비교 PWM 방법을 비엔나 정류기에 적용할 수 있도록 수정하여, 비엔나 정류기를 위한 간단한 전압제어를 위한 반송파 비교 PWM방식을 도출하고 시뮬레이션 및 실험을 통해 검증 한다.

• 대한전기학회논문지:전기기기및에너지변환시스템부문B
• /
• 제50권12호
• /
• pp.624-630
• /
• 2001

The trend of the regulations on environmental issues are getting tight. Responding to this trend new technologies such as moving electrodes, wide pitch and pulsed power supply are also introduced in the electrostatic precipitator(EP) systems. The introduction of wide pitch and moving electrodes enhances the system performance of the EPs by improving air-flow and by improving the ash reentrainment on rapping. The power supplies for the EPs developed up to date include thyristor-based dc or intermittent type, SMPS(switching mode power supply) type and the pulsed-power supply type. The use of the pulsed ones is known to improve dust-collecting efficiency of high resistivity ash and reduces back corona occurrence in the collecting plate. There are two kinds of pulsed-power supplies; one with pulsed transformers and the other with direct dc switching devices. The latter uses rotary spark gap switches or semiconductor switches. Both have the merits and demerits: the spark gap switches are simple and robust but has short life time, hence, high maintenance cost, whereas the semiconductor switches have long life time but are costly. In this study, A high voltage power supply with superimposing voltage pulse on dc source was developed for EPs. This study describes circuit topology, operating principle of the scheme, and analysis of experimental results on Dong-Hae Power Plant. The pulsed power supply consists of a variable dc power supply with ratings of 60kV, 800mA and pulse generator which is made of high voltage thyristor-diode switch strings, an LC resonant tank and a blocking inductor. The pulse generator generates variable pulse-voltage up to 70kV using a high frequency resonant inverter with a variable dc source. Two prototypes were built and tested on 250MW DongHae power plant to verify the possibility of the commercial use and the normal operation in the transient states.

• 융합신호처리학회논문지
• /
• 제19권3호
• /
• pp.97-103
• /
• 2018

본 논문에서는 비정상적인 과도상태에서의 개선된 해상 전투체계 UPS(Uninterruptable Power Supply) 시스템을 다룬다. 기존에는 일시적인 과전압 및 과전류에 대응하기 위하여 서미스터와 바리스터 소자를 사용하고 있지만 시스템 운용 중에 발생하는 비정상 과도전압에는 취약하므로 UPS가 비가용 상태로 되는 경우가 빈번히 발생하였다. 이를 극복하고 UPS 시스템을 보호하기 위하여 본 논문에서는 초기 입력전원 및 운용 중에 발생되는 비정상 과도전압을 감지한 입력 전원 차단회로, 전원제어 시퀀스 개선, 그리고 인버터 및 CPU 오동작 방지 방법 등을 제안한다. 제안된 방법으로 UPS 구현된 시스템은 Programmable AC/DC 발생기를 이용하여 입력전원 가변 시험을 통하여 시뮬레이션을 수행하였으며, 최종적으로 해상 전투체계의 다기능콘솔에 장착하여 현장시험을 통하여 신뢰성과 안정성을 검증하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.154-154
• /
• 2012

Flexible complementary inverters based on thin-film transistors (TFTs) are important because they have low power consumption and high voltage gain compared to single type circuits. We have manufactured flexible complementary inverters using pentacene and amorphous indium gallium zinc oxide (IGZO) for the p-channel and n-channel, respectively. The circuits were fabricated on polyimide (PI) substrate. Firstly, a thin poly-4-vinyl phenol (PVP) layer was spin coated on PI substrate to make a smooth surface with rms surface roughness of 0.3 nm, which was required to grow high quality IGZO layers. Then, Ni gate electrode was deposited on the PVP layer by e-beam evaporator. 400-nm-thick PVP and 20-nm-thick ALD Al2O3 dielectric was deposited in sequence as a double gate dielectric layer for high flexibility and low leakage current. Then, IGZO and pentacene semiconductor layers were deposited by rf sputter and thermal evaporator, respectively, using shadow masks. Finally, Al and Au source/drain electrodes of 70 nm were respectively deposited on each semiconductor layer using shadow masks by thermal evaporator. The characteristics of TFTs and inverters were evaluated at different bending radii. The applied strain led to change in voltage transfer characteristics of complementary inverters as well as source-drain saturation current, field effect mobility and threshold voltage of TFTs. The switching threshold voltage of fabricated inverters was decreased with increasing bending radius, which is related to change in parameters of TFTs. Throughout the bending experiments, relationship between circuit performance and TFT characteristics under mechanical deformation could be elucidated.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.479-479
• /
• 2011

Flexible inverters based on complementary thin-film transistor (CTFTs) are important because they have low power consumption and other advantages over single type TFT inverters. In addition, integrated CTFTs in flexible electronic circuits on low-cost, large area and mechanically flexible substrates have potentials in various applications such as radio-frequency identification tags (RFIDs), sensors, and backplanes for flexible displays. In this work, we introduce flexible complementary inverters using pentacene and amorphous indium gallium zinc oxide (IGZO) for the p-channel and n-channel, respectively. The CTFTs were fabricated on polyimide (PI) substrate. Firstly, a thin poly-4-vinyl phenol (PVP) layer was spin coated on PI substrate to make a smooth surface with rms surface roughness of 0.3 nm, which was required to grow high quality IGZO layers. Then, Ni gate electrode was deposited on the PVP layer by e-beam evaporator. 400-nm-thick PVP and 20-nm-thick ALD Al2O3 dielectric was deposited in sequence as a double gate dielectric layer for high flexibility and low leakage current. Then, IGZO and pentacene semiconductor layers were deposited by rf sputter and thermal evaporator, respectively, using shadow masks. Finally, Al and Au source/drain electrodes of 70 nm were respectively deposited on each semiconductor layer using shadow masks by thermal evaporator. Basic electrical characteristics of individual transistors and the whole CTFTs were measured by a semiconductor parameter analyzer (HP4145B, Agilent Technologies) at room temperature in the dark. Performance of those devices then was measured under static and dynamic mechanical deformation. Effects of cyclic bending were also examined. The voltage transfer characteristics (Vout- Vin) and voltage gain (-dVout/dVin) of flexible inverter circuit were analyzed and the effects of mechanical bending will be discussed in detail.

• 한국전자파학회논문지
• /
• 제18권2호
• /
• pp.213-218
• /
• 2007

본 논문에서는 CMOS 0.18 ${\mu}m$ 공정을 이용하여 DS-CDMA UWB용 고주파 VCO를 설계하고 제작하였다. 위상 잡음 특성을 좋게 하기 위해서 PMOS, NMOS 소자를 대칭으로 구성한 complementary cross-coupled LC 발진기 구조로 설계하였고, varactor를 이용하여 주파수를 조정하였다. 또한 전류원의 1/f 잡음 신호를 줄이기 위해 저항을 이용하여 전류원을 구성하였다. 스펙트림 분석기를 이용한 측정을 위해 칩 내부에 고속 동작을 위한 인버터 버퍼를 추가로 설계하였다. 제작한 VCO의 core size는 $340{\mu}m{\times}535{\mu}m$이고, 측정한 VCO의 위상 잡음은 1-MHz offset에서 -107 dBc/Hz의 특성을 나타내고, 주파수 조정 범위는 $7.09{\sim}7.52$ GHz의 특성을 보인다 Harmonic suppression은 32 dB, VCO core의 전류 소모는 1.8 V 공급 전압에서 2 mA의 저전력 소모를 나타내도록 설계하였다.

• 한국전자파학회논문지
• /
• 제15권4호
• /
• pp.335-344
• /
• 2004

본 논문에서는 저 위상잡음 특성을 갖는 Ka-band 위 성 중계 기용 국부발진기 의 우주인증모델(EQM)을 개발하였다. 국부발진기의 루프대역 밖의 위상잡음을 개선하기 위하여 유전체 공진기와 결합하는 마이크로스트립 라인을 고임피던스 인버터로 설계하여 전압제어 발진기를 설계하였다. 또한 기구물의 구조해석 및 기판의 열해석이 수행되었으며 설계된 우주인증모델의 국부발진기는 전기적 시험 및 환경시험을 거쳐 EQM 수준의 Ka-band용 위성중계기에 탑재되었다. 제작된 국부발진기는 52 ㏈c 이상의 고조파 억압특성을 가지고 있으며 1.3 W 이하의 낮은 전력을 요구한다. -15∼+$65^{\circ}C$의 온도변화에서 위상잡음은 -101.33 ㏈c/Hz ⓐ10 KHz와 -114.33 ㏈c/Hz ⓐ100 KHz의 우수한 특성을 나타내며 출력전력은 14.0$\pm$0.17㏈m을 얻었다.

• 한국전자파학회논문지
• /
• 제27권2호
• /
• pp.212-215
• /
• 2016

본 논문에서는 $0.18{\mu}m$ CMOS 공정을 사용하여 5.08 GHz에서 동작하는 링 전압 제어 발진기(Ring Voltage Controlled Oscillator, Ring VCO)를 제작하였다. Ring VCO는 3단 구조로 각 단의 트랜지스터 크기 비율을 다르게 하여 전류 변화에 따른 소모 전력이 달라짐을 확인하였다. Core의 양단 위, 아래에는 Current Mirror로 전류를 제어하도록 구성하였고, 주파수 조절을 위해 제어 전압을 추가하였다. Ring VCO 측정 결과, 주파수 범위는 65.5 %(1.88~5.45 GHz), 출력 전력 -0.30 dBm, 5.08 GHz 중심주파수에서 -87.50 dBc/Hz @1 MHz의 위상잡음을 갖는다. 또한, 2.4 V 전원에서 31.2 mW 소모 전력을 확인하였다.