• Journal of Advanced Marine Engineering and Technology
• /
• 제39권2호
• /
• pp.136-142
• /
• 2015

The shell and tube heat exchanger is an essential part of a power plant for recovering transfer heat between the feed water of a boiler and the wasted heat. The baffles are also an important element inside the heat exchanger. Internal materials influence the flow pattern in the bed. The influence of baffles in the velocity profiles was observed using a three-dimensional PIV (Particle Image Velocimetry) around baffles in a horizontal circular tube. The velocity of the particles was measured before the baffle and between them in the test tube. Results show that the velocity vectors near the front baffle flow along the vertical wall, and then concentrate on the upper opening of the front baffle. The velocity profiles circulate in the front and rear baffle. These profiles are related to the Reynolds number (Re) or the flow intensity. Velocity profiles at lower Re number showed complicated mixing to obtain the velocities and concentrate on the lower opening of the rear baffle as front wall. Numerical simulations were performed to investigate the effects of the baffle and obtain the velocity profiles between the two baffles. In this study, a commercial CFD package, Fluent 6.3.21 with the turbulent flow modeling, k-${\epsilon}$ are adopted. The path line and local axial velocities are calculated between two baffles using this program.

• 대한전자공학회논문지SD
• /
• 제41권11호
• /
• pp.97-104
• /
• 2004

본 논문은 JPEG2000의 손실 압축 또는 무손실 압축에 사용되어지는 9-7/5-3 리프팅 DWT필터에 대한 효율적인 VLSI 구조를 제안한다. 제안된 구조는 리프팅 DWT 연산을 위해 내부 라인 메모리만을 사용하며, 내부 처리 유닛은 1개의 곱셈기와 1개의 덧셈기의 임계경로를 갖는다. 특히 본 논문에서는 처리유닛의 수를 감소하기 위해 1레벨의 열방향을 담당하는 필터로 하여금 2레벨 이상의 행방향과 열방향 연산 모두를 처리하도록 하였다. 결과적으로 제안된 구조는 기존의 구조에 비해 작은 하드웨어 크기를 갖는다. 제안된 리프팅 DWT구조는 RTL 수준에서 VHDL로 모델링되었으며, 기능 검증 후 Altera APEX 20K FPGA로 구현되었다.

• 한국환경교육학회지:환경교육
• /
• 제14권1호
• /
• pp.92-106
• /
• 2001

The main goal of this paper is to suggest a new path to new ecological paradigm in social environmental education. The old paradigm of environmental education consists of two elements. The first element is emphasis on the seriousness and urgency of environmental problems while the second one is the presentation of concrete action programs as solutions of environmental problems. The missing point of this paradigm is the internal process of meaning construction of actors. Any kind of social action must be based on the meaning which the actors gives to their own action. Becoming an environmentally conscious actor, therefore, actor himself needs to interpret the world from the new perspective. In this paper, we call the change of worldview in the deepest sense 'conversion'. Ecological conversion means shift from anthropocentrism to ecocentrism. In the following sections, main characteristics of ecological world view are specified and some examples of ecological confessions which reveal ecological world view are presented. In this last section, 7 ways of lifestyle change which can facilitate ecological conversion are suggested: 1) trying to be alone for a while everyday; 2) making peaceful state of mind; 3) sharpening the 'green sensitivity'; 4) creating slow way of life; 5) choosing voluntary simplicity; 6)raising spirituality; 7) practicing sharing and caring. Social environmental education in the new ecological paradigm could be considered as a starting point towards a civilizational shift from the dominant materialist civilization to the post-material ecological civilization.

• 한국통신학회논문지
• /
• 제29권8C호
• /
• pp.1113-1124
• /
• 2004

본 논문에서는 입력 영상을 실시간으로 압축 및 복원할 수 있는 하드웨어(hardware, H/W)의 구조를 제안하고 처리되는 영상의 보안 및 보호를 위한 워터마킹 기법(watermarking)을 제안하여 H/W로 내장하고자 한다. 영상압축과 복원과정을 하나의 FPGA 칩 내에서 처리할 수 있도록 요구되는 모든 영상처리 요소를 고려하였고 VHDL(VHSIC Hardware Description Language)을 사용하여 각각을 효율적인 구조의 H/W로 사상하였다. 필터링과 양자화 과정을 거친 다음에 워터마킹을 수행하여 최소의 화질 감소를 가지고 양자화 과정에 의해 워터마크의 소실이 없으면서 실시간으로 동작이 가능하도록 하였다. 구현된 하드웨어는 크게 데이터 패스부(data path part)와 제어부(Main Controller, Memory Controller)로 구분되고 데이터 패스부는 영상처리 블록과 데이터처리 블록으로 나누어진다. H/W 구현을 위해 알고리즘의 기능적인 간략화를 고려하여 H/W의 구조에 반영하였다. 동작은 크게 영상의 압축과 복원과정으로 구분되고 영상의 압축 시 대기지연 시간 없이 워터마킹이 수행되며 전체 동작은 A/D 변환기에 동기하여 필드단위의 동작을 수행한다. 구현된 H/W는 APEX20KC EP20K600CB652-7 FPGA 칩에서 69%(16980개)의 LAB(Logic Array Block)와 9%(28352개)의 ESB(Embedded System Block)을 사용하였고 최대 약 82MHz의 클록주파수에서 안정적으로 동작할 수 있어 초당 67필드(33 프레임)의 영상에 대해 워터마킹과 압축을 실시간으로 수행할 수 있었다.