• 제목/요약/키워드: Interconnection Architecture

검색결과 114건 처리시간 0.02초

개선된 피라미드 네트워크에서 토러스 부그래프의 사이클 확장성 (Cycle Extendability of Torus Sub-Graphs in the Enhanced Pyramid Network)

  • 장정환
    • 한국멀티미디어학회논문지
    • /
    • 제13권8호
    • /
    • pp.1183-1193
    • /
    • 2010
  • 피라미드 그래프는 병렬처리 분야에서 정방형 메쉬와 트리 구조를 기반으로 하는 상호연결망 위상으로 잘 알려져 있다. 개선된 피라미드 그래프는 이러한 피라미드 그래프보다 성능을 향상시키기 위해 메쉬를 토러스로 대체시킨 구조를 말한다. 본 논문에서는 개선된 피라미드 그래프의 각 계층을 형성하고 있는 기반 부-그래프로서의 정방형 토러스 그래프의 간선들을 두 개의 서로 다른 그룹으로 분류하는 전략을 채택한다. 토러스 그래프 내의 간선 집합은 해당 간선의 양 끝 정점들에 인접된 부모 정점들이 상위 계층에서 서로 인접하는지 아니면 공유하는 관계 인지에 따라 각각 NPC-간선과 SPC-간선이라 불리는 두 개의 서로 다른 부분집합으로 나누어 고려한다. 아울러 원래 그래프에서의 SPC-간선들을 압축된 결과 그래프에서는 압축된 슈퍼-정점 내부로 은닉시킴으로써 NPC-간선들에 대해서만 초점을 맞추도록 하기 위해 압축 그래프의 개념을 소개한다. 본 연구에서는 $2^n{\times}2^n$ 2-차원 정방형 토러스 내에서 헤밀톤 사이클 구성 시 포함할 수 있는 NPC-간선 개수의 하한 및 상한이 각각 $2^{2n-2}$$3{\cdot}2^{2n-2}$임을 분석한다. 이 결과를 개선된 피라미드 그래프로 확장시킴으로써 개선된 n-차원 피라미드 그래프 내에서 헤밀톤 사이클에 포함할 수 있는 NPC-간선의 최대 개수는 $4^{n-1}$-2n+1 개임을 증명한다.

ASIC 설계의 효과적인 검증을 위한 에뮬레이션 시스템 (An Emulation System for Efficient Verification of ASIC Design)

  • 유광기;정정화
    • 전자공학회논문지C
    • /
    • 제36C권10호
    • /
    • pp.17-28
    • /
    • 1999
  • 본 논문에서는 ASIC 설계 회로를 빠른 시간 내에 구현 및 검증할 수 있는 에뮬레이션 시스템 ACE(ASIC Emulator)를 제안한다 ACE는 EDIF 번역기, 라이브러리 변환기, 기술 맵퍼, 회로 분할기, LDF 생성기를 포함하는 에뮬레이션 소프트웨어와 에뮬레이션 보드, 논리 분석기를 포함하는 에뮬레이션 하드웨어로 구성된다. 기술 맵퍼는 회로 분할과 논리 함수식 추출, 논리 함수의 최소화, 논리 함수식의 그룹핑의 세 과정으로 이루어지며, 같은 기본 논리 블록에 할당되는 출력의 적항과 변수들을 많이 공유하게 하여 기본 논리 블록 수와 최대 레벨 수를 최소화한다. 에뮬레이션 보드의 배선 구조와 FPGA 칩이 갖는 제한 조건들을 만족시키면서 서로 다른 칩 사이에 연결된 신호선 뿐만 아니라 서로 다른 그룹 사이에 연결된 신호선 수의 최소화를 목적 함수로 하는 새로운 회로 분할 알고리듬을 제안한다 여러 FPGA 칩으로 구성된 에뮬레이션 보드는 완전 그래프와 부분 그래프를 결합한 새로운 배선 구조로 회로의 크기에 관계없이 칩 사이의 지연 시간을 최소화하도록 설계하였다. 논리 분석기를 이용하여 구현된 회로에서 검증을 원하는 내부신호에 대한 파형을 PC의 모니터로부터 관측할 수 있다. 제안한 에뮬레이션 시스템의 성능을 평가하기 위하여 상용 회로중 하나인 화면4분할기 회로를 에뮬레이션 보드상에 설계하여 동작 시간과 기능을 확인한 결과, 14.3MHz의 실시간 동작과 함께 기능이 완전함을 확인할 수 있었다.

  • PDF

화상 이미지 기반 FEM 해석을 이용한 기포제 혼입 시멘트 페이스트의 역학 성능 평가 (Mechanical Performance Evaluation of Cement Paste with Foaming Agent using FEM Analysis Based on Picture Image)

  • 김보석;신준호;이한승
    • 한국건축시공학회지
    • /
    • 제16권1호
    • /
    • pp.35-43
    • /
    • 2016
  • 콘크리트는 대표적인 불균질 재료이며 콘크리트의 역학적 특성은 다양한 요인들에 의해 영향을 받는다. 그 중 콘크리트 내부에 존재하는 공극은 콘크리트의 강도를 결정하는데 많은 영향을 주고 있기 때문에 공극의 분포 및 크기를 파악하는 연구는 매우 중요하며 그 방법으로 화상이미지를 이용한 연구가 대두되고 있다. 경량 기포 콘크리트는 현재 비구조용에 관한 연구만 진행되고 있기 때문에, 구조용으로 사용하기 위한 경량 기포 콘크리트의 역학적 특성을 평가하고 화상 이미지를 기반으로 FEM 해석을 이용한 검증에 관한 연구는 미비하다. 그러므로 기포제 혼입률에 따른 시멘트 페이스트를 제작하여 역학적 성능 평가를 실시하고 화상 이미지를 이용하여 FEM 해석을 실시하여 역학적 성능 비교 및 검증을 실시하였다. 본 연구에서 기포제 혼입률에 따른 공극 분포를 확인하기 위해 7수준으로 하였으며 추 후 구조용 경량 기포 콘크리트에 대한 연구를 진행하기 위해 물-결합재비를 20%로 하였다. 기포제 혼입률이 0.8%에서 단위 용적 질량이 최소가 되었으며 그 이상 혼입했을 시 기포 간의 상호 연결로 인한 깨짐 현상이 발생하여 단위 용적 질량이 증가하였다. 공극 분포에 따른 FEM 해석을 위해 화상분석기(HF-MA C01)를 이용하여 시멘트 페이스트 단면을 촬영하였고 이를 토대로 OOF(Object Oriented Finite elements)를 이용한 FEM 해석을 실시한 결과 실험 탄성계수와 해석 탄성계수가 일치하였다.

GPGPU 자원 활용 개선을 위한 블록 지연시간 기반 워프 스케줄링 기법 (A Novel Cooperative Warp and Thread Block Scheduling Technique for Improving the GPGPU Resource Utilization)

  • ;최용;김종면;김철홍
    • 정보처리학회논문지:컴퓨터 및 통신 시스템
    • /
    • 제6권5호
    • /
    • pp.219-230
    • /
    • 2017
  • 멀티스레딩 기법이 적용된 GPGPU는 내부 병렬 자원들을 기반으로 데이터를 고속으로 처리하고 메모리 접근시간을 감소시킬 수 있다. CUDA, OpenCL 등과 같은 프로그래밍 모델을 활용하면 스레드 레벨 처리를 통해 응용프로그램의 고속 병렬 수행이 가능하다. 하지만, GPGPU는 범용 목적의 응용프로그램을 수행함에 있어 내부 하드웨어 자원들을 효과적으로 사용하지 못한다는 단점을 보이고 있다. 이는 GPGPU에서 사용하는 기존의 워프/스레드 블록 스케줄러가 메모리 접근시간이 긴 명령어를 처리하는데 있어서 비효율적이기 때문이다. 이와 같은 문제점을 해결하기 위해 본 논문에서는 GPGPU 자원 활용률을 개선하기 위한 새로운 워프 스케줄링 기법을 제안하고자 한다. 제안하는 워프 스케줄링 기법은 스레드 블록의 워프들 중 긴 메모리 접근시간을 가진 워프와 짧은 메모리 접근시간을 가진 워프들을 구분한 후, 긴 메모리 접근시간을 가진 워프를 우선 할당하고, 짧은 메모리 접근시간을 가진 워프를 나중에 할당하여 처리한다. 또한, 메모리와 내부 연결망에서 높은 경합이 발생했을 때 동적으로 스트리밍 멀티프로세서의 수를 감소시켜 워프 스케줄러를 효과적으로 사용할 수 있는 기법도 제안한다. 실험결과에 따르면, 15개의 스트리밍 멀티프로세서를 가진 GPGPU 플랫폼에서 제안된 워프 스케줄링 기법은 기존의 라운드로빈 워프 스케줄링 기법과 비교하여 평균 7.5%의 성능(IPC)이 향상됨을 확인할 수 있다. 또한, 제안된 두 개의 기법을 동시에 적용하였을 경우에는 평균 8.9%의 성능(IPC) 향상을 보인다.