• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2006년도 춘계학술대회
• /
• pp.543-546
• /
• 2006

최근 여러 연구에서 다양한 종류의 멀티 모드 하이브리드 동력 전달계가 제안되고 있다. 멀티모드 동력전달계는 두 개 이상의 다른 유성기어식 하이브리드 시스템으로 이루어져 있으며 클러치를 사용하여 각 상황에 유리한 유성기어 시스템을 사용하여 주행한다. 각 유성기어 시스템의 단점들을 보완할 수 있기 때문에 단일 모드를 사용하여 주행했을 때보다 여러 면에서 높은 성능을 보인다. 일반적으로 유성기어식 하이브리드 시스템은 크게 입력, 출력, 복합 분기식의 세 가지 종류로 나눌 수 있는데 이 논문에서는 입력 및 복합 분기식 구조의 특징을 분석해 보았다. 또한 시뮬레이션을 통해 입력, 복합 분기식 구조를 사용하여 듀얼 모드를 구성하였을 때 단일 모드와 비교하여 어느정도의 성능을 보이는지 알아보았다.

• 융합신호처리학회논문지
• /
• 제9권3호
• /
• pp.201-207
• /
• 2008

본 논문은 JPEG 2000에 사용되는 전처리 과정 기능인 타일링 시스템의 구현에 관한 것이다. 설계된 시스템은 JPEG 2000의 표준에 명시되어 있으며, 이미지의 크기 파악, 영역 확장 그리고 이미지 분할 기능을 수행한다. Progressive한 입력을 타일 단위로 분할 및 전송하기 위해서, 입력 이미지를 Frame Memory에 저장한다. 그래서 Verilog-HDL를 사용하여 FSM 방식으로 설계되었으며 최대 5M 이미지를 처리할 수 있다. 또한, 영역 확장을 위한 이미지 크기를 파악하기 위해서 나머지(rem) 연산을 기반으로 한 수식을 만들었다. 이를 이용해서 입력 이미지의 크기 패턴을 파악하는 진리표를 제안한다. TSMC 0.25um ASIC library 환경에서 합성된 gate counts는 18,725로 되었으며 maximum data arrival time은 18.94[ns]를 가진다.

• 전자공학회논문지
• /
• 제54권2호
• /
• pp.47-52
• /
• 2017

본 논문에서는 생체 신호 처리를 위한 중간 속도를 갖는 A/D 변환기 설계를 위하여 1.8V 전원의 CMOS SAR(Successive Approximation Register) A/D 변환기를 설계하였다. 본 논문에서 C-DAC Array의 MSB단을 4분할하여 선형성을 향상시킨 10비트 SAR A/D 변환기 설계를 제안한다. 아날로그 입력이 인가되는 MSB 단의 전하가 충전되는 시간을 확보하여 선형성을 높였다. MSB단이 아날로그 입력을 샘플링하는 블록이기 때문에 초기 값을 보다 정교하게 받아들이는 원리를 통해 선형성을 확보하였다. C-DAC에서 Split 커패시터를 사용하여 면적을 최소화하고, 전력을 감소시켰다. 제안된 SAR A/D 변환기는 0.18um CMOS 공정을 이용하여 설계하였고, 공급 전압 1.8V에서 4MS/s의 변환속도를 가지며, 7.5비트의 ENOB(Effective Number of Bit)이 측정되었다. $850{\times}650um^2$의 면적, 총 전력소모는 123.105uW이고, 170.016fJ/step의 FOM(Figure of Merit)을 확인할 수 있다.

• 한국방재학회 논문집
• /
• 제10권6호
• /
• pp.35-43
• /
• 2010

본 연구는 콘크리트 포장설계법에 사용되는 재료입력변수의 DB화를 염두에 두고 신뢰성 있는 콘크리트 물성 정량화 수립을 목적으로 수행되었다. 실험에 사용된 포장용 콘크리트는 화강암, 석회암, 사암의 조골재를 사용하였으며 화강암 배합의 경우 세 골재로서 자연사, 세척사, 부순모래 배합을 포함하였다. 먼저 콘크리트 강도시험을 통해 얻은 데이터를 이용하여 강도간의 상관관계 모델식을 정리하였다. 그리고 각 조골재별로 재령에 따른 압축강도, 휨강도, 쪼갬인장강도 및 탄성계수의 모델식을 제시하였다. 화강암 배합의 경우 세골재로서 사용된 자연사, 세척사, 부순모래 배합을 모두 포함한 산술평균을 적용하여 모델식을 제시하였다. 한편 쪼갬인장강도와 탄성계수는 실험방법 및 계측상 결과가 분산되는 경향이 있어서 상관관계식에서 예측된 값과 직접 구한 실험결과에 대해 산술평균을 적용후 보정하여 각 조골재별로 재령에 따른 탄성계수 및 쪼갬인장강도의 예측식을 제시하였다. 마지막으로 각 조골재 배합별 콘크리트의 포와송비 및 건조수축에 대한 기준 값을 제시하였다.

• 한국음향학회지
• /
• 제27권6호
• /
• pp.309-318
• /
• 2008

본 논문에서는 입력신호를 하위대역 (low-band)과 상위대역 (high-band)으로 나누어 각 대역을 개별적으로 부호화하는 대역분할 부호화 (split-band coding) 방식에 있어서, 상인대역 신호를 효율적으로 부호화하는 방법에 대해 다룬다. 일반적으로 그리고 특히, 그 동안 대역폭 확장법 (Bandwidth Extension, BWE)에 관한 연구를 통하여 두 대역 사이에 일정 정도의 상관관계가 존재한다는 사실이 밝혀져 있다. 따라서 두 대역간에 예측 부호화 기법을 도입함으로써 부호화 효율을 향상시킬 수 있다. BWE 예측기반 부호화 기법과 관련하여, 단순히 선형 BWE 함수를 이용하는 것은 두 대역간의 관계가 비선형성을 가지고 있으므로 최적의 결과를 얹기 어렵다. 따라서 비선형 BWE 함수를 포함한 다양한 예측 함수들의 성능비교를 통하여 가장 적절한 예측기를 선택하고자 하는 노력이 필요하다. 본 논문에서는 몇몇 대표적인 BWE 함수를 이용한 주파수 대역간 예측 부호화 방법에 대해 살펴 보고 각각의 성능을 평가한다. 또한 BWE 예측기반 부호화기를 (주파수)공간상의 중복제거 기술로 볼 때, 시간적 중복 제거 기술 즉, 예측 벡터 양자화기 (predictive vector quantizer)와의 결합이 부호화 효율향상에 상승효과가 있는지에 대해서도 검토한다.

• Journal of Power Electronics
• /
• 제15권2호
• /
• pp.389-398
• /
• 2015

This paper presents a 1.92 kW resonant converter for medium voltage applications that uses low voltage stress MOSFETs (500V) to achieve zero voltage switching (ZVS) turn-on. In the proposed converter, four MOSFETs are connected in series to limit the voltage stress of the power switches at half of the input voltage. In addition, three resonant circuits are adopted to share the load current and to reduce the current stress of the passive components. Furthermore, the transformer primary and secondary windings are connected in series to balance the output diode currents for medium power applications. Split capacitors are adopted in each resonant circuit to reduce the current stress of the resonant capacitors. Two balance capacitors are also used to automatically balance the input capacitor voltage in every switching cycle. Based on the circuit characteristics of the resonant converter, the MOSFETs are turned on under ZVS. If the switching frequency is less than the series resonant frequency, the rectifier diodes can be turned off under zero current switching (ZCS). Experimental results from a prototype with a 750-800 V input and a 48V/40A output are provided to verify the theoretical analysis and the effectiveness of the proposed converter.

• 대한용접접합학회:학술대회논문집
• /
• 대한용접접합학회 2003년도 춘계학술발표대회 개요집
• /
• pp.99-101
• /
• 2003

This study deals with the resistance spot welding of aluminized steels. According to the test results it was clear that the weldability of aluminized steels was equivalent to or better than that of Zn coated steel. Microstructural inspection revealed that molten aluminum that was repelled from the weld during the process, piled up at the split zone. The test results also demonstrated that the weld metal of aluminized steels could hardly produce the weld crack even higher welding heat Input was applied.

• 산업경영시스템학회지
• /
• 제39권1호
• /
• pp.73-80
• /
• 2016

This study focuses on the formation of input release lots in a semiconductor wafer fabrication facility. After the order-lot pegging process assigns lots in the fab to orders and calculates the required quantity of wafers for each product type to meet customers' orders, the decisions on the formation of input release lots should be made to minimize the production costs of the release lots. Since the number of lots being processed in the wafer fab directly is related to the productivity of the wafer fab, the input lot formation is crucial process to reduce the production costs as well as to improve the efficiency of the wafer fab. Here, the input lot formation occurs before every shift begins in the semiconductor wafer fab. When input quantities (of wafers) for product types are given from results of the order-lot pegging process, lots to be released into the wafer fab should be formed satisfying the lot size requirements. Here, the production cost of a homogeneous lot of the same type of product is less than that of a heterogeneous lot that will be split into the number of lots according to their product types after passing the branch point during the wafer fabrication process. Also, more production cost occurs if a lot becomes more heterogeneous. We developed a multi-dimensional dynamic programming algorithm for the input lot formation problem and showed how to apply the algorithm to solve the problem optimally with an example problem instance. It is necessary to reduce the number of states at each stage in the DP algorithm for practical use. Also, we can apply the proposed DP algorithm together with lot release rules such as CONWIP and UNIFORM.

• 대한의용생체공학회:학술대회논문집
• /
• 대한의용생체공학회 1989년도 춘계학술대회
• /
• pp.19-22
• /
• 1989

This paper represents a syntactic peak detection algorithm which detects peaks in the ECG signal. In the algorithm, the input waveform is linearly approximated by "split-and-merge" method, and then each line segment is symbolized with primitive set. The peeks in the symbolized input waveform are recognized by the finite-state automata, which the deterministic finite-state language is parsed by. This proposed algorithm correctly detects peaks in a normal ECG signal as well as in the abnormal ECG signal such as tachycardia and the contaminated signal with noise.

• 한국정보통신학회논문지
• /
• 제14권10호
• /
• pp.2207-2214
• /
• 2010

수중에서의 통신은 해수면과 해저면 등에 의한 신호의 반사에 의해 발생한 다중경로 현상으로 신호가 왜곡되어 원활한 통신이 어렵다. 본 논문에서는 다중경로에 의해 왜곡된 수신신호로부터 채널 복호기에 입력되는 신호를 최대한 정확하게 추정하기 위하여 최대값, 평균값, LLR 방법을 이용하여 수신된 신호를 분리하는 방법을 제안한다. 채널 부호화 방법으로는 DVB-S2 규격의 LDPC(N Size=16000)를 적용하여 각각의 방법에 따른 성능을 확인하였다. 시뮬레이션 결과 제안한 기법 중 LLR을 이용한 방법이 가장 우수한 성능을 보이는 것을 확인 할 수 있다.