• 항공우주기술
• /
• 제4권2호
• /
• pp.79-87
• /
• 2005

본 논문은 차세대 위성을 위한 탑재컴퓨터 구조, 설계에 대한 논문이다. 차세대 위성용 탑재 컴퓨터는 MCMERC32SC CPU를 사용하고 중앙 집중 처리 구조를 채택하고 있다. 이를 위해 PM32 Module, TC-TM Module, IO Module 및 Power Module로 구성되어 있다. 각 Module간의 통신은 IEEE-1355 DS/DE(SpaceWire) 통신 방식을 채택하였다. 간단한 cross-strap 방법을 사용함으로서 모듈들의 잉여성 관리와 재사용성 증가를 손쉽게 할 수 있도록 하고 있다.

• 한국우주과학회:학술대회논문집(한국우주과학회보)
• /
• 한국우주과학회 2004년도 한국우주과학회보 제13권2호
• /
• pp.223-226
• /
• 2004

This paper presents a feasibility study of an advanced IO board design for the next generation of low-earth orbit satellites. Advanced IO board design includes sensor interface, NO, D/A, Digital Module, Serial Module etc, and allows to process increasing data rates between IO board and CPU board. The higher data rate involved in modem IO board additionally introduce issues such as noise, fault tolerance, command and data handling, limited pin count and power consumption problems. The experience in KOMPSAT-l and 2 program with this kind of problems resulted in using SMCS chip set, a high speed serial link technology based on IEEE-1355 (Space Wire Protocol) (ESA-ESTEC 2003, Parkes 1999), as a standard for next generation of satellite IO board design.

• 전자통신동향분석
• /
• 제9권4호
• /
• pp.23-34
• /
• 1994

직렬 접속 프로토콜은 두개 이상의 근거리 시스템간의 정보 교환에 사용된다. 현재까지 공식적인 기관에서 표준화되어 제정된 직렬 접속 규격들이 가지고 있는 성능은 전송 속도 측면에서 수 kbps에서 최대 10Mbps급에 한정되어 있는 관계로 수백 Mbps 혹은 수 Gbps급에 달하는 직렬 접속 프로토콜 성능을 요구하는 고성능 통신 및 정보 처리 시스템을 위한 새로운 직렬 접속 규격이 요구되고 있다. IEEE에서 표준화 작업중인 Multi-CPU 병렬 시스템을 위한 접속 규격인 P1355 접속 규격은 경제적이며 용이한 확장성을 가지는 칩과 칩간외에 보드와 보드간 혹은 랙과 랙간의 연결이 가능한 표준 규격안이다. P1355 접속 프로토콜은 특성이 서로 다른 DS, TS, HS link 규격들로 구성되어 있으며 이들은 선로 동작 속도 측면에서 각각 200Mbps, 250Mbps, 1Gbps의 성능을 가지고 있으며, 사용되는 데이터 심볼의 코딩 방식, 접속로 동작 초기화 및 오류 제어, 접속로의 물리적 성능 및 규격 등에서 차이를 가지고 있다. P1355는 일반적인 통신용 전송 선로에서 요구되는 물리 계층의 BER 성능보다 $10^5$에서 $10^10$배 향상된 선로 BER 특성과 이러한 하위 계층 특성을 바탕으로한 패킷 손실이 없는 간결한 상위계층 프로토콜을 특징으로 하며, 차세대 통신 수단인 ATM교환기 시스템의 서브 시스템 접속 규격으로 사용될 수 있다.

• 한국정보통신학회논문지
• /
• 제15권6호
• /
• pp.1355-1362
• /
• 2011

본 논문에서는 IEEE 802.11n 무선 랜 표준에 규정된 3가지 블록길이(648, 1296, 1944)와 4가지 부호율(1/2, 2/3, 3/4, 5/6)을 지원하는 LDPC 복호기를 최소합 알고리듬과 layered 복호방식을 적용하여 설계하였다. 검사노드 값과 패리티 검사 행렬 정보의 효율적인 저장방법을 통해 메모리 용량을 최소화하였으며, 또한 효율적인 검사노드 메모리 어드레싱 방법을 적용하여 stall 없이 메모리 읽기/쓰기가 가능하도록 하였다. 설계된 회로는 FPGA 구현을 통해 하드웨어 동작을 검증하였으며, $0.18-{\mu}m$ CMOS 셀 라이브러리로 합성한 결과 219,100 게이트와 45,036 비트의 메모리로 구현되었고, 50 MHz@2.5V로 동작하여 164～212 Mbps의 성능을 갖는 것으로 평가되었다.

• 한국정보통신학회논문지
• /
• 제17권12호
• /
• pp.2899-2905
• /
• 2013

차량에서의 무선통신의 발달과 함께 WAVE(Wireless access in vehicular environments) 상에서도 보안에 대한 위험성이 증가하였다. 이를 위해 IEEE 1609.2로 스누핑, 도청과 같은 공격으로부터 메시지를 보호하기 위한 보안 서비스를 규정하였다. 이를 보안 라이브러리를 하드웨어 형태로 구현 가능하며 본 논문에서는 이에 적합한 AES-CCM 구조를 설계하였다. 동일 FPGA에서 비교 논문의 구조와 비교하여 27 % 적은 slice를 사용하였으며 기존 라이브러리모듈에서 레지스터를 공유하였을 경우를 고려하면 약 45 % 적은 slice를 사용한다. 또한 xc5vlx110t-2ff1136 상에서 1355 Gbits/s의 처리량을 보인다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2005년도 가을 학술발표논문집 Vol.32 No.2 (1)
• /
• pp.523-525
• /
• 2005

인공위성 탑재컴퓨터의 내부 인터페이스를 위하여 SpaceWire 표준을 적용한 SMCS Chip Set의 사용이 고려되고 있다. SpaceWire는 IEEE-1355 프로토콜을 적용한 것으로 위성체 내에서 다양한 모듈들 간에 손쉬운 표준 인터페이스를 제공한다. 또한 다수의 모듈간의 상호 교차 연결을 위한 Cross-Strap 인터페이스 구현이 간단하게 구현될 수 있으므로 위성 운용 기간 중의 높은 신뢰도를 보장할 수 있다. 본 논문에서는 SpaceWire 표준을 적용한 SMCS Chip Set에 대한 소개와 SMCS Chip Set 통한 데이터 전송에 필요한 소프트웨어 제어절차에 대해서 기술하였다.