• 제목/요약/키워드: Horizontal Logic

검색결과 43건 처리시간 0.023초

인공지능 변호사를 위한 법리의 구조화와 그 표현 (Structure and expression of legal principles for artificial intelligence lawyers)

  • 박봉철
    • 국제교류와 융합교육
    • /
    • 제1권1호
    • /
    • pp.61-79
    • /
    • 2021
  • 본 연구는 한국형 인공지능 변호사를 구현하기 위하여, 법리를 어떻게 구조화 할 수 있는지 살펴본 후, 구조화된 법리를 술어논리로 어떻게 표현할 수 있는지에 관하여 구체적인 예를 들어 보았다. 선행연구에서 인공지능 변호사의 추론엔진을 위해서 술어논리를 도입하는 방안을 제시하였다면, 본 연구에서는 법리의 구조적 외형을 토대로 술어논리로 법리를 표현하는 방식에 관하여 초점을 맞추었다. 법리를 조문과 판례의 내용으로 한정하고, '법률사실-법률요건-법률효과'로 이어지는 수직적 계층과 '법률효과-항변-재항변'으로 이어지는 수평적 계층을 살펴보았다. 또한 법률사실을 분류하고 법률사실의 대부분이 통상 일항술어 내지 이항술어로 표현될 수 있음을 설명하였다. 사건, 상대방 없는 단독행위, 법적 지위를 나타내기 위해 일항술어를 사용하였고, 관념적 용태, 위법행위, 의사적 용태, 상대방 있는 단독행위, 계약, 동시이행관계를 나타내기 위해 이항술어를 사용하였다. 대여금채권에 관한 요건사실과 항변을 술어논리로 표현해 보았으며, 전통적인 주제인 법정지상권에 관하여 관습상 법정지상권과 저당권 실행에 따른 법정지상권으로 나누어 관련 법리를 표현하였다. 향후 연구에서 술어논리로 표현된 법리를 프로그래밍해보고 인공지능 변호사를 위한 추론엔진을 현실화할 계획에 있다.

수평 및 수직 윤곽선을 개선한 ADI(Adaptive De-interlacing) 보간 알고리즘의 ASIC 설계 (The ASIC Design of the Adaptive De-interlacing Algorithm with Improved Horizontal and Vertical Edges)

  • 한병혁;박노경;배준석;박상봉
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2000년도 추계종합학술대회 논문집(4)
    • /
    • pp.139-142
    • /
    • 2000
  • In this paper, the ADI (Adaptive De-interlacing) algorithm is proposed, which improves visually and subjectively horizontal and vertical edges of the image processed by the ELA(Edge Line-based Average) method. This paper also proposes a VLSI architecture for the proposed algorithm and designed the architecture through the full custom CMOS layout process. The proposed algorithm is verified using C and Matlab and implemented using 0.6$\mu\textrm{m}$ 2-poly 3-metal CMOS standard libraries. For the circuit and logic simulation, Cadence tool is used.

  • PDF

지역사회복지계획 논리구성의 타당성과 질 강화 -경주시 지역사회복지계획 사례중심- (A Study on the Quality and Logic Construction's Validity Improvement of Community Plan - Focused on the Case of Gyeongju-si Community Plan -)

  • 강대선
    • 한국사회복지학
    • /
    • 제64권3호
    • /
    • pp.155-181
    • /
    • 2012
  • 본 연구는 지역사회복지계획의 논리구성의 타당성과 질 강화를 위하여, 논리구성의 기본 틀과 타당성 점검기준을 설정하고, 이를 경주시지역사회복지계획에 실제로 적용하여 분석하였다. 분석 결과, 첫째, 논리구성의 타당성 점검기준은 계획서 전체적인 계층구조측면에서의 수직적 일관성, 부문계획간 연관성, 서술의 명확한 이해가능성으로 설정되었다. 둘째, 전반적으로 경주시지역사회복지계획은 논리구성의 타당성 기준을 충족하지 못하는 것으로 나타났다. 이 같은 연구결과에 기반하여 계획서 질과 계획 환경 측면에서 계획가이드라인의 개선방안을 구체적으로 제시하였다.

  • PDF

퍼지 논리를 이용한 잡음 제거 및 에지 검출 (Noise Elimination and Edge Detection based on Fuzzy Logic)

  • 이혜정;정성태;정석태
    • 한국정보통신학회논문지
    • /
    • 제7권3호
    • /
    • pp.506-512
    • /
    • 2003
  • 영상 인식에 있어 에지는 중요한 부분을 차지하고 있으며, 에지 검출 방법에 대하여 많은 연구가 진행되고 있다. 그럼에도 불구하고 에지는 응용분야에 따라 검출 범위가 달라 정확한 에지 검출은 여전히 어려운 문제로 남아 있다. 이러한 해결해야할 문제 중 하나가 잡음이 존재하는 영상에서의 에지 검출이다. 본 논문에서는 퍼지 논리를 기반으로 같은 구조 안에서 잡음을 제거하고 에지를 검출하는 방법을 제시하였다. 제안한 방법은 두 단계로 이루어졌으며 첫 번째는 필터링 작업으로 3${\times}$3 마스크를 수직, 수평, 대각의 3방향으로 단순화하고 퍼지의 MIN-MAX 연산자를 이용하여 평균을 구한 뒤, 평균값을 적용하여 잡음이 존재하는 원 영상으로부터 잡음제거를 실행하고, 두 번째로 확장된 퍼지의 샤논 함수를 이용하여 에지 검출을 실행하였다.

퍼지 이론을 이용한 교통사고 위험수준 평가모형 (A Development of Fuzzy Logic-Based Evaluation Model for Traffic Accident Risk Level)

  • 변완희;최기주
    • 대한교통학회지
    • /
    • 제14권2호
    • /
    • pp.119-136
    • /
    • 1996
  • The evaluation of risk level or possibility of traffic accidents is a fundamental task in reducing the dangers associated with current transportation system. However, due to the lack of data and basic researches for identifying such factors, evaluations so far have been undertaken by only the experts who can use their judgements well in this regard. Here comes the motivation this thesis to evaluate such risk level more or less in an automatic manner. The purpose of this thesis is to test the fuzzy-logic theory in evaluating the risk level of traffic accidents. In modeling the process of expert's logical inference of risk level determination, only the geometric features have been considered for the simplicity of the modeling. They are the visibility of road surface, horizontal alignment, vertical grade, diverging point, and the location of pedestrain crossing. At the same time, among some inference methods, fuzzy composition inference method has been employed as a back-bone inference mechanism. In calibration, the proposed model used four sites' data. After that, using calibrated model, six sites' risk levels have been identified. The results of the six sites' outcomes were quite similar to those of real world other than some errors caused by the enforcement of the model's output. But it seems that this kind of errors can be overcome in the future if some other factors such as driver characteristics, traffic environment, and traffic control conditions have been considered. Futhermore, the application of site's specific time series data would produce better results.

  • PDF

Probabilistic seismic hazard assessment of Sanandaj, Iran

  • Ghodrati Amiri, Gholamreza;Andisheh, Kaveh;Razavian Amrei, Seyed Ali
    • Structural Engineering and Mechanics
    • /
    • 제32권4호
    • /
    • pp.563-581
    • /
    • 2009
  • In this paper, the peak horizontal ground acceleration over the bedrock (PGA) is calculated by a probabilistic seismic hazard assessment (PSHA). For this reason, at first, all the occurred earthquakes in a radius of 200 km of Sanandaj city have been gathered. After elimination of the aftershocks and foreshocks, the main earthquakes were taken into consideration to calculate the seismic parameters (SP) by Kijko (2000) method. The seismotectonic model of the considered region and the seismic sources of the region have been modeled. In this research, Sanandaj and its vicinity has been meshed as an 8 (vertical lines) * 10 (horizontal lines) and the PGA is calculated for each point of the mesh using the logic tree method and the five attenuation relationships (AR) with different weighted coefficient. These calculations have been performed by the Poisson distribution of four hazard levels. Then by using it, four regional maps of the seismic hazard regions have been provided for Sanandaj and its vicinity. The results show that the maximum and minimum value of PGA for the return periods of 75, 225, 475, 2475 years are (0.114, 0.074) (0.157, 0.101), (0.189, 0.121) and (0.266, 0.170), respectively.

알고리즘을 적용한 ASIC 설계 (The ASIC Design of the Adaptive De-interlacing Algorithm with Improved Horizontal and Vertical Edges)

  • 한병혁;박상봉;진현준;박노경
    • 대한전자공학회논문지SD
    • /
    • 제39권7호
    • /
    • pp.89-96
    • /
    • 2002
  • 본 논문은 ELA알고리듬의 수평방향 및 수직방향과 대각선 방향을 판단하여 수평 윤곽선 및 수직 윤곽선 특성을 시각적인 면과 객관적인 면에서 개선한 ADI(adaptive de-interlacing)알고리듬을 제안하고, 제안한 알고리듬에 대한 수직을 전개, 이를 C, Matlab을 이용하여 검증하였다. 제안한 알고리듬의 구조를 $0.6{\mu}m$ 2-poly 3-metal CMOS 표준 라이브러리를 적용하고 Cadence툴을 이용하여 회로 및 논리 시뮬레이션을 수행하고 레이아웃을 작성하였다.

ADI 보간 알고리듬을 적용한 Color Space Converter 칩 설계에 관한 연구 (A study of the color De-interlacing ASIC Chip design adopted the improved interpolation Algorithm for improving the picture quality using color space converter.)

  • 이치우;박노경;진현준;박상봉
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2001년도 하계종합학술대회 논문집(4)
    • /
    • pp.199-202
    • /
    • 2001
  • A current TV-OUT format is quite different from that of HDTY or PC monitor in encoding techniques. In other words, a conventional analog TV uses interlaced display while HDTV or PC monitor uses Non-interlaced / Progressive-scanned display. In order to encode image signals coming from devices that takes interlaced display format for progressive scanned display, a hardware logic in which scanning and interpolation algorithms are implemented is necessary. The ELA (Edge-Based Line Average) algorithm have been widely used because it provided good characteristics. In this study, the ADI(Adaptive De-interlacing Interpolation) algorithm using to improve the algorithm which shows low quality in vertical edge detections and low efficiency of horizontal edge lines. With the De-interlacing ASIC chip that converts the interlaced Digital YUV to De-interlaced Digital RGB is designed. The VHDL is used for chip design.

  • PDF

1차원 MOS-LSI 게이트 배열 알고리즘 (An Algorithm for One-Dimensional MOS-LSI Gate Array)

  • 조중회;정정화
    • 대한전자공학회논문지
    • /
    • 제21권4호
    • /
    • pp.13-16
    • /
    • 1984
  • 본 논문에서는 NAND 또는 NOR 게이트와 같은 기본 셀로 구성되는 1차원 MOS LSI의 칩 면적을 최소화하기 위한 레이아웃 알고리즘을 제안하고 있다. 배열하고자 하는 MOS 게이트들의 최좌측단과 최우측단에 입·출력 신호선을 표시하는 가상 게이트를 각각 설정하여 각 게이트 통과선 수를 최소화함으로써 수평 트랙 수를 최소로 하는 휴리스틱 알고리즘을 제안하고 실제의 논리회로를 택하여 프로그램 실험을 행함으로써 본 논문에서 제안한 알고리즘이 유용함을 보였다.

  • PDF

전기조명 제어 전략에 따른 조명에너지 소비량 평가에 관한 연구 (A Study on the Evaluation of Lighting Energy Consumption by Control Strategy of the Electric Lighting)

  • 윤경;김강수
    • KIEAE Journal
    • /
    • 제12권1호
    • /
    • pp.119-125
    • /
    • 2012
  • The objective of this study is to evaluate the electric lighting energy consumption carried out by Daysim program. A comparison between the measurement and simulated exterior global horizontal illuminance shows differences about 10% and it is very similar to the measurement. The interior illuminance simulated by Daysim are 18.9% lower than the measurement and simulated lighting energy consumption is 10% lower than the measurement. Corrected annual lighting energy simulation results show that the best case is the combination of occupancy switch-off and dimming system with automatic controlled blinds (E-3). In case of no blinds, it occasionally derives the minimum lighting energy consumption but it causes the glare, so we need to be careful for choosing the control strategy. For the overcast sky, the lighting energy consumption is not changed significantly by control strategy while the lighting energy in the clear sky is changed noticeably. So we must know the right strategy for each case to control the electric lights and blinds.