• 한국정밀공학회지
• /
• 제1권2호
• /
• pp.69-74
• /
• 1984

In this paper we present a microprocessor-based interpolator using algebraic arithmetic method. The interpolator consists of 2910 "bit-slice" microprocessor chips and 0.5K ROMs of microprogram memory. The system design is an instruction-data-based architecture with 250ns cycle time. A significant feature of the interpolator is that it has flexibility, very fast interpolatioon speed of (max) 250K pulses/sec, and performs additional functions simultaneously. Throughout the paper detailed explanations are given as to how one can design the hardware and software of the interpolator efficently. In addi- tion to hardware and software design, experimental results are pressented.ressented.

• 한국산업융합학회 논문집
• /
• 제26권2_1호
• /
• pp.239-248
• /
• 2023

In this paper, we conduct a study on the design that can secure the safety of the EPLA system by performing safety activities based on the ISO 26262 standard for vehicle functional safety. In the case of a company developing a detailed system, it is responsible for verification through hardware design and safety analysis in the overall flow of safety activities, and safety analysis according to the ASIL safety level must be properly performed. At this time, there are cases where the safety goal quantitative metric value suggested by the ISO 26262 standard cannot be satisfied only by the hardware design of the basic function, so it is necessary to design and install the safety mechanism. Based on ISO 26262 safety activities, it is possible to derive an effective design plan through hardware safety analysis.

• 대한전자공학회논문지TC
• /
• 제38권3호
• /
• pp.44-51
• /
• 2001

위성탑재 시스템은 일반 시스템과는 달리 열악한 우주환경으로 인하여 구현상 많은 제약이 따른다. 본 논문에서는 위성탑재 고해상도 합성개구레이다(SAR: Synthetic Aperture Radar)의 광대역 신호의 생성 및 처리 요구사항을 만족시키며 최소의 하드웨어로써 구현 가능한 ?V 스티칭 세그멘테이션(Chirp Stitching Segmentation) 기법을 이용하여 이에 적합한 송 수신부 하드웨어 및 운영 프로그램을 설계하고 구현하였다. Top-Down 방식의 설계 개념을 도입, 하드웨어는 장치(Equipment), 모듈(module), 회로(circuit)의 단계로, 소프트웨어는 SR(Software Requirement), AD(Architecture Design), DD(Detailed Design)의 단계별로 설계 요구조건을 마련하고 이를 만족하도록 설계, 구현하였다. 구현된 하드웨어의 동작을 확인하기 위해 두 개의 42.5MHz 신호로부터 두 배의 대역폭을 갖는 85MHz 신호를 생성 및 처리하였으며 동작을 확인하여 본 시스템이 고해상도 위성탑재 SAR에 적용 될 수 있음을 보였다.

• 한국철도학회논문집
• /
• 제5권3호
• /
• pp.158-166
• /
• 2002

In this paper, we introduce the software and hardware of the measurement system for on-line testing and evaluation of high speed railway. The test items focus on the verification of the performance and acquirement of the technical data of the high speed railway system. The software controls the hardware of the measurement system, perform the analysis and calculation of measurement data and acts as interface between users and the system hardware. For this purpose, three programs a measuring program, a monitoring program and post-processing program are developed. The detailed test scenario is in the process of development to closely follow the process of development and design of the system.

• 대한임베디드공학회논문지
• /
• 제6권6호
• /
• pp.361-367
• /
• 2011

In this paper, we propose an interactive embedded system framework for efficient training management in u-health environment. First, we analyzed various requirements of smart training systems for quality of life. We also analyzed the oversea trends and positive effects of the embedded system in terms of both technical and economical factors. Second, we proposed detailed design specification for embedded hardware implementation. Third, we developed effective OS(Operating System) specification for the embedded hardware. Finally, we developed a training scenario and embedded applications such as training control software and analysis software for the smart training systems.

• 대한전기학회논문지
• /
• 제33권2호
• /
• pp.62-69
• /
• 1984

In this paper we present a microprocessor-based interpolator using algebraic arithmetic method. The interpolator consists of 2900 "bit-slice" microprocessor chips and 0.5K ROMs of 36-bit microprogram memory. The system design is an instuction-data-based architecture with 250ns cycle time. A significant feature of the interpolator is that it has flexibility, very fast interpolation speed of 250 K pulses/sec, and performs additional functions simultaneously. Throughout the paper detailed explanations are given as to how one can design the hardware and software, and experimental results are presented.presented.

• Journal of Astronomy and Space Sciences
• /
• 제27권4호
• /
• pp.393-400
• /
• 2010

Korea Astronomy and Space Science Institute has been developing one mobile satellite laser ranging system named as accurate ranging system for geodetic observation-mobile (ARGO-M). Preliminary design of ARGO-M operation system (AOS) which is one of the ARGO-M subsystems was completed in 2009. Preliminary design results are applied to the following development phase by performing detailed design with analysis of pre-defined requirements and analysis of the derived specifications. This paper addresses the preliminary design of the whole AOS. The design results in operation and control part which is a key part in the operation system are described in detail. Analysis results of the interface between operation-supporting hardware and the control computer are summarized, which is necessary in defining the requirements for the operation-supporting hardware. Results of this study are expected to be used in the critical design phase to finalize the design process.

• 전력전자학회논문지
• /
• 제6권1호
• /
• pp.107-113
• /
• 2001

본 논문에서는 3-레벨 PWM 인버터식 STATCOM의 동특성 해석과 직류측 상.하단 캐패시터 전압의 분균등을 보상하기 위한 제어 시스템을 설계하여 시뮬레이션과 축소모형 실험에 의한 성능 해석에 관하여 기술하였다. STATCOM과 전력 계통을 등가회로로 표현하여 회로 방정식을 유도하고 수리모형을 도출하여 전체 회로의 동적 특성을 분석하고, 고안된 제어 시스템의 성능해석은 Marlab을 이용한 시뮬에리션과 축소모형 실험을 통해 검증하였는데, 검증결과 고안된 제어시스템은 무효전력 보상과 직류측 상.하단 캐패시터 전압의 불균등을 해소하는 우수한 성능을 갖는 것을 확인하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제30권11호
• /
• pp.663-674
• /
• 2003

범프 매핑은 복잡한 모델링 과정 없이 기하 매핑을 통하여 땅콩 껍질의 돌기와 같은 객체 표면의 세밀한 부분을 표현해내는 기법이다. 그러나 이 기법은 법선 벡터 쉐이딩과 같은 상당한 복잡도를 가진 연산을 픽셀 당 처리해줘야 하므로, 이의 하드웨어 구현은 상당한 비용을 필요로 한다. 본 논문에서는 극 좌표계를 이용한 새로운 범프 매핑 알고리즘 및 하드웨어 구조를 제안한다. 이는 참조 공간으로의 변환을 위한 새로운 벡터 회전 방식과 연산이 최소화된 조명 계산 방식을 갖는 구조로, 기존의 구조에 비해 범프 매핑을 효과적으로 수행한다. 결과적으로 제안하는 구조는 범프 매핑에 필요한 연산 및 하드웨어를 상당량 줄였다.

• 한국인터넷방송통신학회논문지
• /
• 제22권1호
• /
• pp.135-140
• /
• 2022

연료전지 발전시스템은 수소와 산소의 반응 작용에 의해 직접 전기를 발생하는 스택(Stack) 이외에 메탄올, 천연가스 등 각종 연료로부터 수소를 만들어 내는 개질기와 스택에서 발전된 직류전압을 안정된 교류전압으로 변환시켜주는 전력변환기 등으로 구성되어진다. 이러한 시스템의 연료전지 출력은 직류로 가정에서 사용하기 위해서는 전력변환장치를 통하여 교류로 변환시키는 인버터 장치가 필요하다. 또한 연료전지 전압이 30-70V 정도로 이를 인버터 동작 전압인 380V 정도로 승압하기 위하여 DC-DC 승압형 컨버터를 사용한다. DC-DC 승압형 컨버터는 연료전지 출력과 인버터 사이에 존재하는 직류전압 가변장치로 연료전지 출력전압의 변동에 반응하여 컨버터의 일정 출력전압을 만들어 내므로 인버터는 연료전지의 전압 변동에 무관하게 일정한 전원을 공급 받을 수 있다. 따라서 본 논문에서는 연료전지발전 시스템의 구성 원 중 연료전지 출력전압(30-70V)을 입력으로 받아 계통연계에 적용되는 인버터의 주요 전원인 풀 브리지(Full-Bridge) 컨버터의 하드웨어 세부설계에 대하여 논하고자 한다.