• 한국통신학회논문지
• /
• 제39A권8호
• /
• pp.481-487
• /
• 2014

본 논문에서는 위성통신 디지털 중계기에서 backplane 구조 기반의 Gigabit 시리얼(Serial) 송수신기(Transceiver)에 대해 기술하였다. 송수신기는 프로그램밍 가능한 Xilinx space-grade Virtex-5 FPGA를 이용하여 다수의 광대역 채널에 대해 모든 경우의 스위칭 기능을 지원한다. 이러한 기능을 구현하기 위해 Virtex-5 FPGA 내부에 탑재된 GTX transceiver(고속 시리얼 송수신)을 사용한다. FPGA를 사용함으로써 부품이 추가되지 않아 구현이 간단해지는 장점이 있다. 고속의 시리얼 송수신기를 구현하기 위해서 PCB 디자인에 대해 신호 무결성(Signal Integrity) 시뮬레이션을 필수적으로 수행하였다. 신호 무결성 시뮬레이션을 통해 GTX 전송 선로에 대한 S-parameter, Eye diagram, 채널 지터(Channel Jitter) 성능을 분석하였고, GTX transceiver가 오류 없이 동작할 것으로 확인하였다. 마지막으로 제안한 PCB 디자인은 위성통신 디지털 중계기 시험인증모델(Engineering Qualification Model-2) 제작에 활용될 것이다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 춘계학술대회 논문집 방전 플라즈마 유기절연재료 초전도 자성체연구회
• /
• pp.25-29
• /
• 2004

Corona on polymer materials causes deterioration by the combined action of the discharge striking the surface and the action of certain chemical compounds that are formed by the discharges. In the design and manufacture of polymer insulators must be sufficiently large to avoid corona discharges, otherwise a shielding or corona ring (grading ring) needs to be installed on the insulator. To conduct this purpose, many researchers have investigated end-fitting of polymer insulator by voltage distribution simulation and electrical test. Grading rings are used to improve the performance of the insulator in multiple ways. They can reduce corona and associated audible noise and radio influence and television interference. The factors determining the uses of a grading ring are line voltage, geometry and dimensions of end fittings, geometry and dimensions of line hardware, and environmental conditions. In this paper, electrical property of polymer insulator with end-fitting design have been investigated by electrical field analysis, various end-fitting design, tracking wheel test, corona inception voltage and extinction voltage. Electrical field analysis is conducted by FEM program and various end-fitting is designed through this result. Designed end-fittings are manufactured and their performance is conducted by electrical performance test.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제14권1호
• /
• pp.53-76
• /
• 2020

The synchronous phasor measurement algorithm is the core content of the phasor measurement unit. This manuscript proposes a dynamic synchronous phasor measurement algorithm based on compressed sensing theory. First, a dynamic signal model based on the Taylor series was established. The dynamic power signal was preprocessed using a least mean square error adaptive filter to eliminate interference from noise and harmonic components. A Chirplet overcomplete dictionary was then designed to realize a sparse representation. A reduction of the signal dimension was next achieved using a Gaussian observation matrix. Finally, the improved orthogonal matching pursuit algorithm was used to realize the sparse decomposition of the signal to be detected, the amplitude and phase of the original power signal were estimated according to the best matching atomic parameters, and the total vector error index was used for an error evaluation. Chroma 61511 was used for the output of various signals, the simulation results of which show that the proposed algorithm cannot only effectively filter out interference signals, it also achieves a better dynamic response performance and stability compared with a traditional DFT algorithm and the improved DFT synchronous phasor measurement algorithm, and the phasor measurement accuracy of the signal is greatly improved. In practical applications, the hardware costs of the system can be further reduced.

• 한국해양공학회지
• /
• 제26권5호
• /
• pp.81-86
• /
• 2012

Unmanned underwater vehicles have many applications in scientific, military, and commercial areas because of their autonomy. In many cases, an underwater vehicle adopts a control algorithm based on a tactical inertial sensor for precise control. However, a control algorithm that uses a tactical inertial sensor is unsuitable for some underwater vehicle missions such as torpedo decoys. This paper proposes a control algorithm for an unmanned underwater vehicle that does not require precise control. The control algorithm proposed for an unmanned underwater vehicle adopts a low cost MEMS inertial sensor, and simulations using the specifications of the MEMS inertial sensor under development are performed to verify the control algorithm under a real environment. The results of these simulations are presented.

• ETRI Journal
• /
• 제45권6호
• /
• pp.963-973
• /
• 2023

Non-orthogonal multiple access (NOMA) is considered a key candidate technology for next-generation wireless communication systems due to its high spectral efficiency and massive connectivity. Incorporating the concepts of multiple-input-multiple-output (MIMO) into NOMA can further improve the system efficiency, but the hardware complexity increases. This study develops an energy-efficient (EE) subchannel assignment framework for MIMO-NOMA systems under the quality-of-service and interference constraints. This framework handles an energy-efficient co-training-based semi-supervised learning (EE-CSL) algorithm, which utilizes a small portion of existing labeled data generated by numerical iterative algorithms for training. To improve the learning performance of the proposed EE-CSL, initial assignment is performed by a many-to-one matching (MOM) algorithm. The MOM algorithm helps achieve a low complex solution. Simulation results illustrate that a lower computational complexity of the EE-CSL algorithm helps significantly minimize the energy consumption in a network. Furthermore, the sum rate of NOMA outperforms conventional orthogonal multiple access.

• 인터넷정보학회논문지
• /
• 제25권1호
• /
• pp.29-37
• /
• 2024

본 논문에서는 환자와 같은 특정 객체의 움직임을 감지하고 추적하기 위한 효율적인 영상처리 시스템을 제안한다. 이진화된 차 영상에서 객체의 윤곽선추출을 위하여 기존 알고리즘대비 대비 정밀한 감지가 가능하고 혼성모드설계에 용이한 세선화 알고리즘을 적용하여 영역을 추출한다. 연산량이 많은 이진화와 세선화 단계를 RTL(Register Transfer Level) 기반으로 설계하여 논리회로 합성을 거쳐 최적화된 하드웨어 블록으로 대체된다. 설계된 이진화 및 세선화 블록은 표준 180n CMOS 라이브러리를 이용하여 논리회로로 합성한 후 시뮬레이션을 통하여 동작을 검증하였다. 소프트웨어기반의 성능비교를 위해 32bit FPGA 임베디드시스템 환경에서 640 × 360 해상도의 샘플 영상을 적용하여 이진 및 세선화 연산에 대한 성능분석도 실시하였다. 검증결과 혼성모드 설계가 이전의 소프트웨어로만 이루어지는 처리속도에서 이진 및 세선화 단계에서 93.8% 향상될 수 있음을 확인하였다. 제안된 객체인식을 위한 혼성모드 시스템은 인공지능 네트워크가 적용되지 않는 엣지 컴퓨팅 환경에서도 환자의 움직임을 효율적으로 감시할 수 있을 것으로 기대된다.

• 한국멀티미디어학회논문지
• /
• 제10권6호
• /
• pp.726-736
• /
• 2007

In this paper, real-time image scanning system using linescan cameras is designed. The system is specially designed to diagnose and analyse the conditions of tunnels such as crack widths through the captured images. The system consists of two major parts, the image acquisition system and the image merging system. To save scanned image data into storage media in real-time, the image acquisition system has been designed with two different control and management modules. The control modules are in charge of controlling the hardware device and the management modules handle system resources so that the scanned images are safely saved to the magnetic storage devices. The system can be mounted to various kinds of vehicles. After taking images, the image merging system generates extended images by combining saved images. Several tests are conducted in laboratory as well as in the field. In the laboratory simulation, both systems are tested several times and upgraded. In the field-testing, the image acquisition system is mounted to a specially designed vehicle and images of the interior surface of the tunnel are captured. The system is successfully tested in a real tunnel with a vehicle at the speed of 20 km/h. The captured images of the tunnel condition including cracks are vivid enough for an expert to diagnose the state of the tunnel using images instead of seeing through his/her eyes.

• 대한전자공학회논문지SD
• /
• 제37권11호
• /
• pp.74-84
• /
• 2000

본 논문은 TMS320C30과 호환되는 DSP(Digital Signal Processor)를 설계하고 구현하는 과정을 다룬다. 구조 설계를 위하여 DSP의 파이프라인 사이클마다 일어나는 일을 정의하기 위한 CBS(Cycle Based Simulator)를 구현하였다. CBS는 특정 명령어가 수행되기 위한 기능블럭의 동작, 제어신호 값, 각종 레지스터 값, 메모리 값 내부 버스의 값들을 제공해 주기 때문에 VHDL 코딩시의 중요한 레퍼런스가 된다. 논리 설계는 VHDL을 사용하였다. 설계된 DSP 검증을 위하여 논리 시뮬레이션 및 하드우ㅔ어 에뮬레이션을 하였다. 설계된 DSP는 0.6${\mu}m$ CMOS 라이브러리를 이용하여 구현하였다. 칩 복잡도는 45만 게이트이며 칩 크기는 $9{\times}9mm^2$이고 동작 속도는 20 MIPS이다. 제작된 칩을 이용하여 114종 명령에서 109개의 명령어와 13종의 알고리즘을 수행시켜 정상적으로 동작하는 것을 확인하였다.

• 융합신호처리학회논문지
• /
• 제10권4호
• /
• pp.274-279
• /
• 2009

시스템수준 설계방법론에서 널리 사용하고 있는 설계흐름도는 시스템명세, 시스템수준의 HW/SW 분할, HW/SW 통합설계, 가상 또는 물리적 프로토타입을 이용한 통합검증, 시스템통합으로 구성된다. 본 논문에서는 SystemVerilog와 SystemC를 기반으로 하여 신속한 기능검증이 가능한 native-code 통합검증환경과 클럭수준 검증까지 가능한 계층화 통합검증환경을 각각 구현하였다. Native-code 통합검증환경은 시스템수준 설계언어인 SystemC를 이용하여 HW/SW 분할단계를 수행한 후, SoC 설계의 HW부분과 SW부분을 각각 SystemVerilog와 SystemC로 모델링하여 상호작용을 하나의 시뮬레이션 프로세스로 검증한다. 계층화된 SystemVerilog 테스트벤치는 임의의 테스트벡터를 생성하여 DUT의 모서리 시험을 포함하는 검증환경으로 본 논문에서는 SystemC를 도입하여 다중 상속을 가지는 통합검증환경의 구성요소를 먼저 설계한 후, SystemVerilog DPI와 ModelSim 매크로를 이용하여 SystemVerilog 테스트벤치와 결합된 통합검증환경을 설계한다. 다중 상속은 여러 기초클래스를 결합한 새로운 클래스를 정의하여 코드의 재사용성을 높이는 장점을 가지므로, 본 논문의 SystemC를 도입한 통합검증환경 설계는 검증된 기존의 코드를 재사용할 수 있는 이점을 가진다.

• 한국항해항만학회지
• /
• 제36권6호
• /
• pp.429-435
• /
• 2012

위성항법시스템의 기술발전이 지속적으로 진행되고 있지만 여전히 신호차폐가 빈번히 발생하는 지역에서는 측위정확도 확보에 어려움을 겪고 있다. 이 연구에서는 통합 GPS/GLONASS 이중차분 상대측위 알고리즘을 구현하고 신호차폐 환경의 시뮬레이션을 수행해 그 성능을 검증하였다. 동쪽, 서쪽, 남쪽 방향으로 고층건물에 의해 신호차폐가 발생하는 환경을 시뮬레이션 하고 시뮬레이션 상황에 따른 GPS와 GPS/GLONASS의 정확도 평가를 수행하였다. 그 결과, 신호차폐 시뮬레이션 환경에서는 GPS/GLONASS가 GPS에 비해 최소 0.3m에서 최대 13m이상의 수평정확도가 향상되었다.