• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 Ⅳ
• /
• pp.1787-1790
• /
• 2003

In this paper. we proposed a hardware(H/W) structure which can compress the video and embed the watermark in real time operation and implemented it into a FPGA platform using VHDL(VHSIC Hardware Description Language). All the image processing element to process both compression and reconstruction in a FPGA were considered each of them was mapped into H/W with the efficient structure for FPGA. The global operations of the designed H/W consists of the image compression with the watermarking and the reconstruction, and the watermarking operation is concurrently operated with the image compression. The implemented H/W used the 59％(12943) LAB(Logic Array Block) and 9％(28352) ESB(Embedded System Block) in the APEX20KC EP20K600CB652-7 FPGA chip of ALTERA, and stably operated in the 70㎒ clock frequency over. So we verified the real time operation, 60 fields/sec(30 frames/sec).

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2007년도 7th International Meeting on Information Display 제7권1호
• /
• pp.814-817
• /
• 2007

We present a hybrid hardware architecture capable of encoding and decoding a full HD resolution video with 60 fps. A number of technical modifications are applied to an existing image compression algorithm not only to accommodate large videos at a high frame rate but to enhance the quality of synthetic images, such as characters and video game images. Image quality of the proposed algorithm at a 1/6 compression ratio was comparable to that of the BTC based 1/3 compression algorithm.

• 대한전자공학회논문지SD
• /
• 제41권11호
• /
• pp.87-95
• /
• 2004

본 논문에서는 SoC 테스트를 위한 새로운 테스트 데이터 압축 방법을 제안한다. 제안하는 압축 방법은 테스트 데이터 압축을 위해 압축율과 하드웨어 오버헤드를 고려하여 최대 효율을 가지도록 하는데 기초하고 있다. 압축율을 높이기 위해서 본 논문에서는 IR 기법과 MSCIR 압축 코드를 사용하며, 뿐만아니라 이를 위한 사전 작업인 새로운 맵핑 기법 및 테스트 패턴순서 재조합 방법을 제안한다. 기존의 연구와는 달리 CSR 구조를 사용하지 않고 원래의 테스트 데이터를 사용하여 압축하는 방법을 사용한다. 이렇게 함으로써 제안하는 압축 방법은 기존의 연구에 비해 훨씬 높은 압축율을 가지며 낮은 하드웨어 오버헤드의 디컴프레션 구조를 가진다. ISCAS '89 벤치 회로에 대한 기존의 연구와의 비교로서 그 결과를 알 수 있다.

• 한국산학기술학회논문지
• /
• 제17권11호
• /
• pp.20-25
• /
• 2016

본 논문에서는 고해상도 영상의 효과적인 처리를 위한 블록 버퍼 기반의 저 복잡도 무손실 프레임 메모리 (frame memory) 압축 방법을 제안한다. 제안하는 압축 방법은 공간적 상관도를 제거하기 위하여 블록단위 MHT (modified Hadamard transform)를 사용하고, 엔트로피 부호화를 위하여 AGR (adaptive Golomb-Rice) 부호화 기법을 적용하여 저 복잡도 무손실 압축 및 효과적인 하드웨어 구현을 달성한다. MHT는 가산기와 1비트 오른쪽 시프트(1-bit right shift) 연산만으로 구성되어 있고, AGR은 별도의 메모리 공간 및 메모리 접근 동작(memory access operation)을 포함하지 않아 저 복잡도 구현이 용이하다. 기존의 저 복잡도 무손실 압축 방법과 비교하여 제안한 알고리즘은 압축률 측면에서 우수한 성능을 나타내고, 기존 코덱(codec)의 구조를 크게 수정하지 않으면서 화질의 열화없이 하드웨어 장치에 적용될 수 있음을 다양한 영상에 대한 실험 및 복잡도 분석을 통해 보인다. 또한 제안한 방법은 메모리 접근 동작을 필요로 하지 않아 하드웨어 구현을 위한 비용을 최소화 할 수 있어, Fill HD급 이상의 고해상도 영상을 효과적으로 처리하는데 유용하다.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제53권1호
• /
• pp.1-9
• /
• 2004

In this paper, we proposed a hardware(H/W) structure which can compress and recontruct the input image in real time operation and implemented it into a FPGA platform using VHDL(VHSIC Hardware Description Language). All the image processing element to process both compression and reconstruction in a FPGA were considered each of them was mapped into a H/W with the efficient structure for FPGA. We used the DWT(discrete wavelet transform) which transforms the data from spatial domain to the frequency domain, because use considered the motion JPEG2000 as the application. The implemented H/W is separated to both the data path part and the control part. The data path part consisted of the image processing blocks and the data processing blocks. The image processing blocks consisted of the DWT Kernel for the filtering by DWT, Quantizer/Huffman Encoder, Inverse Adder/Buffer for adding the low frequency coefficient to the high frequency one in the inverse DWT operation, and Huffman Decoder. Also there existed the interface blocks for communicating with the external application environments and the timing blocks for buffering between the internal blocks. The global operations of the designed H/W are the image compression and the reconstruction, and it is operated by the unit or a field synchronized with the A/D converter. The implemented H/W used the 54％(12943) LAB(Logic Array Block) and 9％(28352) ESB(Embedded System Block) in the APEX20KC EP20K600CB652-7 FPGA chip of ALTERA, and stably operated in the 70MHz clock frequency. So we verified the real time operation. that is. processing 60 fields/sec(30 frames/sec).

• 한국게임학회 논문지
• /
• 제14권6호
• /
• pp.29-38
• /
• 2014

대규모 실내 3D 게임 장면에서 차폐 컬링 정보를 미리 계산하는 잠재적 가시 집합(potentially visible set: PVS)은 데이터를 처리하고 저장해야하는 양이 상당히 크지만 많은 부분이 0으로 표현된다. 본 논문에서는 모바일 환경의 3D 게임 장면 트리 구성 중에 PVS 데이터를 ZRLE (zero run length encoding) 방식으로 압축하는 효과적인 하드웨어 압축 구조를 설계한다. 3D 게임 시뮬레이션을 통하여 제안하는 구조의 PVS 데이터 압축 비율, PVS 컬링과 절두체 컬링에 따른 렌더링 속도 (frame per second: FPS)를 분석하였다.

• 한국전자통신학회논문지
• /
• 제13권6호
• /
• pp.1343-1352
• /
• 2018

본 논문은 특정응용분야인 디지털사진, 원격탐사, 이동 중 항공 원격 촬영, 의학영상의 고해상도와 고압축 원격촬영이 필요로 하는 분야에 JPEG2000의 표준을 적용한 하드웨어 설계 제작하였다. 영상 압축을 하기 위한 JPEG2000의 표준을 이용한 소프트웨어로 구현은 처리속도가 기존의 JPEG에 비하여 매우 느리다는 단점을 갖고 있으며, 또한 JPEG2000 표준의 DWT(: Discrete wavelet transform) 레벨을 향상시킬 경우 영상 데이터 압축에 대한 연산 처리 속도가 저하되는 현상을 갖고 있다. 이러한 해결을 위해서 JPEG2000 압축/복원기를 설계 제작하여 적용하였다. 본 논문에서는 최적 DWT(Discrete wavelet transform) 레벨을 변화시켜서, JPEG-2000 압축/저장기의 하드웨어가 최적의 압축과 정지 영상에 대한 빠른 연산처리속도와 화질개선을 보여줬다.

• 전자공학회논문지B
• /
• 제31B권7호
• /
• pp.9-15
• /
• 1994

This paper proposes a image compression algorithm which stores and transmites image data efficiently. The proposed compression algorithm modify enhances compression rate by modified ZIG-ZAG Scanning in JPEG standard algorithm which is based on 2D-DCT. And the up-compatible method of proposed algorithm can solve compatible problem with JPEG that is cased by modified ZIG-ZAG Scanning. And this paper presentes a block diagram of hardware for real-time processing.

• 대한의용생체공학회:의공학회지
• /
• 제15권4호
• /
• pp.475-480
• /
• 1994

For the effective management of medical images, it becomes popular to use computing machines in medical practice, namely PACS. However, the amount of image data is so large that there is a lack of storage space. We usually use data compression techniques to save storage, but the process speed of machines is not fast enough to meet surgical requirement. So a special hardware system processing medical images faster is more important than ever. To meet the demand for high speed image processing, especially image compression and decompression, we designed and implemented the medical image CODEC (COder/DECoder) based on MISD (Multiple Instruction Single Data stream) architecture to adopt parallelism in it. Considering not being a standard scheme of medical image compression/decompression, the CODEC is designed programable and general. In this paper, we use JPEG (Joint Photographic Experts Group) algorithm to process images and evalutate the CODEC.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2004년도 추계학술발표논문집(상)
• /
• pp.187-190
• /
• 2004

This paper proposes an efficient hardware implementation of SPIHT(Set Partitoning In Hierarchical Tree) algorithm for image compression with the discrete wavelet transform. An efficient technique to scan the coefficients which are located in partitioned spatial orientation trees by DWT is considered in terms of counter fields for sorting pass and refinement pass. The proposed image compression method using SPIHT has been modeled in VHDL and has been implemented by use of both TMS320C6000 as a DSP and Virtex2 as a Xilinx FPGA.