• 전력전자학회논문지
• /
• 제16권6호
• /
• pp.533-541
• /
• 2011

본 논문에서는 PSCAD/EMTDC 프로그램을 통해 제주 80kV Pilot HVDC 시스템을 구현하고 제어기를 모델링하였다. ac 계통 연계 시뮬레이션을 위해 제주 ac 계통을 축약하였으며, dc 계통 시뮬레이션을 위해 컨버터 변압기, 고조파 필터 및 dc 전송선로의 설계 파라미터를 적용하였다. HVDC 제어기는 컨버터의 운전모드에 따라 인버터 제어기와 정류기 제어기로 나뉘며, 인버터 제어기는 전류제어기, 전압제어기, 소호각 제어기로 구현하였고, 정류기의 제어기는 전류제어기 및 전압제어기로 구현하였다. 인버터와 컨버터의 V-I 특성곡선에 VDCOL을 적용하여 전압에 따른 전류의 의존 특성을 반영하였다. 제어기의 단위 응답, ac 계통 단상 지락 고장, 3상 지락 고장에 대해 시뮬레이션하여 설계한 제어기의 정상상태 및 과도상태시 동특성을 검증하였다.

• Journal of Power Electronics
• /
• 제19권6호
• /
• pp.1467-1476
• /
• 2019

Grid unbalanced faults can cause core saturation of power transformer and produce lower-order harmonics. These issues increase the electrical stress of power electronic devices and can cause a tripping of an entire HVDC system. In this paper, based on the positive-sequence and negative-sequence impedance model of a VSC-HVDC system as seen from the point of common connection (PCC), the resonance problem is analyzed and the factors determining the resonant frequency are obtained. Furthermore, to suppress over-voltage and over-current during resonance, a novel method using a virtual harmonic resistor is proposed. The virtual harmonic resistor emulates the role of a resistor connected in series with the commutating inductor without influencing the active and reactive power control. Simulation results in PSCAD/EMTDC show that the proposed control strategy can suppress resonant over-voltage and over-current. In addition, it can be seen that the proposed strategy improves the safety of the VSC-HVDC system under unbalanced faults.