• 제목/요약/키워드: H.264/AVC decoder

검색결과 109건 처리시간 0.03초

H.264/AVC를 위한 디블록킹 필터의 효율적인 VLSI 구조 (An Efficient VLSI Architecture of Deblocking Filter in H.264 Advanced Video Coding)

  • 이성만;박태근
    • 대한전자공학회논문지SD
    • /
    • 제45권7호
    • /
    • pp.52-60
    • /
    • 2008
  • 디블록킹 필터는 H.264/AVC의 디코딩 과정에서 생기는 블록 왜곡 현상을 없애주고 압축율을 높여준다. 하지만 디블록킹 필터는 디코더에서 1/3의 계산 량을 차지할 만큼 계산 량이 많아 이를 위한 효율적인 하드웨어 설계가 필요하다. 본 논문에서는 적절한 메모리 구조를 사용하여 데이터의 재사용을 높이고, 두 개의 필터를 사용하여 성능을 개선한 디블록킹 필터의 구조를 제안한다. 제안된 구조는 적은 초기화 클럭 이후 두 개의 필터가 동시에 동작하여 데이터가 준비되는 대로 필터링을 수행하여 처리량을 높이고, 외부메모리의 참조를 최소화한다. 제안된 구조는 하나의 매크로블록을 필터링하는 데에 96클럭이 소요되며, 동부아남 $0.18{\mu}m$ 표준 셀 라이브러리를 사용하여 합성한 결과 최대 동작 주파수는 200MHz이다.

적응 불규칙 양자화와 반복 복호를 이용한 비디오 코딩 방식에의 응용 (Adaptive Irregular Binning and Its Application to Video Coding Scheme Using Iterative Decoding)

  • 최강선
    • 한국통신학회논문지
    • /
    • 제31권4C호
    • /
    • pp.391-399
    • /
    • 2006
  • 센서 네트워크와 같이 한정된 리소스만을 사용할 수 있는 차세대 소형 무선 비디오 시스템을 위해 움직임 추정(motion estimation)이 필요 없는 저 복잡도의 비디오 인코딩 방식과 이를 효과적으로 디코딩하는 새로운 비디오 코딩 방식을 제안한다. 비디오 프레임을 주기적으로 인트라 코딩(Intra coding)하고 인트라 코딩된 프레임 사이에 있는 프레임에 대해선 제안하는 불규칙 양자화(irregular binning) 방식을 이용하여 효과적으로 코딩한다. 불규칙 양자화 방식은 코딩할 데이터의 Local statistics에 따라 각 구간의 길이를 조절함으로써 적은 수의 불규칙적인 구간으로도 효과적으로 데이터를 표현할 수 있다. 이와 함께, 연속된 프레임 간에 존재하는 높은 상관 관계(correlation)를 활용하기 위해 디코딩 시 불규칙 양자화 정보로 복원된 영상을 기초로 하여, 주변 프레임으로부터 움직임이 보상된 선명한 영상 부분(motion compensated image components)을 가져와 합성함으로써 복원된 프레임의 화질을 향상시키는 방법을 제안한다. 제안된 비디오 코딩 방식은 실험 결과에서 최신의 비디오 압축 방식인 H.264/AVC의 IB 코딩 모드와 유사한 성능을 보여주고 있다. 따라서 제안된 비디오 코딩 방식은 저 복잡도의 인코더가 필요한 응용 분야에 H.264/AVC를 대신하여 사용될 수 있다.

TMS320C64x+ DSP에서의 H.264/AVC 디블록킹 필터 최적화 (Optimization for H.264/AVC De-blocking Filter on the TMS320C64x+ DSP)

  • 이진섭;강대범;심동규;이수연
    • 대한전자공학회논문지SP
    • /
    • 제48권2호
    • /
    • pp.41-52
    • /
    • 2011
  • H.264/AVC의 디블록킹 필터는 복호화기 전체의 계산 복잡도 중 큰 비중을 차지하기 때문에, H.264/AVC 복호화기의 실시간 구현을 위해서는 디블록킹 필터의 계산 복잡도를 줄이는 것이 매우 중요하다. 디블록킹 필터의 계산 복잡도가 높은 이유는 여러 단계의 조건 분기문이 많고 메모리 접근이 자주 일어나기 때문이다. 따라서, 본 논문에서는 분기문과 메모리 접근을 최소화하는 디블록킹 필터의 구조를 제안하고, 필터 연산의 병렬화를 위해 소프트웨어 파이프라이닝이 가능하도록 하는 최적화 방법을 제안한다. 제안하는 방법은 TMS320C64x+ 계열의 DSP의 TMS320DM6467 EVM 보드에 구현하여 최적화를 진행하였다. 실험 결과, 최적화된 디블록킹 필터는 FFmpeg의 디블록킹 필터와 비교하였을 때 평균 약 46%의 사이클이 감소되었다.

고화질 비디오의 부호화 효율성 증대와 연산 복잡도 감소를 위한 디블록킹 필터 (De-blocking Filter for Improvement of Coding Efficiency and Computational Complexity Reduction on High Definition Video Coding)

  • 정광수;남정학;조현호;심동규;오승준;정세윤;최진수
    • 방송공학회논문지
    • /
    • 제15권4호
    • /
    • pp.513-526
    • /
    • 2010
  • 본 논문에서는 고화질 비디오의 부호화 효율성 증대를 위한 저 복잡도의 디블록킹 필터를 제안한다. 최근 고해상도 고화질 영상의 사용 증대로 인해 고화질 비디오의 부호화에 적합한 비디오 코덱 알고리즘 연구가 최신 비디오 압축 표준인 H.264/AVC를 기반으로 이루어지고 있다. H.264/AVC의 디블록킹 필터는 낮은 비트율의 비디오 부호화에 적합하도록 설계되었으며, 양자화에 의해 발생하는 블록경계 왜곡을 제거하여 주관적 화질을 향상시킬 뿐만 아니라 부호화 효율을 높인다. 그러나 고화질 비디오의 부호화에서는 부호화 후 복원된 영상 내에 블록화 현상이 약하게 발생하기 때문에 강한 세기의 필터가 적용되는 H.264/AVC의 디블록킹 필터가 적합하지 않다. 또한, 디블록킹 필터는 높은 연산 복잡도 때문에 복호화기에서 높은 비중을 갖는 문제점이 있다. 제안하는 저 복잡도의 디블록킹 필터는 고화질 비디오의 부호화에서 기존의 방법보다 최대 7.3% 의 부호화 효율을 높임과 동시에 최대 8.8%의 복호화 연산 복잡도 감소를 보인다.

HEVC 복호화기의 메모리 접근 복잡도 분석 (An Analysis of Memory Access Complexity for HEVC Decoder)

  • 조송현;김영남;송용호
    • 전자공학회논문지
    • /
    • 제51권5호
    • /
    • pp.114-124
    • /
    • 2014
  • HEVC는 JCT-VC에 의해 개발된 최신 비디오 코딩 표준이다. HEVC는 H.264/AVC에 비해 약 2배의 주관적 코딩효율을 제공한다. HEVC 개발의 주요목표 중 하나는 UHD급 비디오를 효율적으로 코딩하는 것이기 때문에, HEVC는 UHD급 비디오를 코딩하는데 널리 사용될 것으로 예측된다. 이러한 고해상도 비디오의 복호화는 많은 양의 메모리 접근을 발생시키기 때문에 복호화 시스템은 고대역폭의 메모리 시스템 및 내부 통신 아키텍처가 필요하다. 이러한 요구사항을 파악하기 위해서 본 논문은 HEVC 복호화기의 메모리 접근 복잡도를 분석한다. 우리는 먼저 임베디드 프로세서와 데스크탑에서 동작하는 소프트웨어 HEVC 복호화기의 메모리 접근량을 측정하였다. 또한 우리는 HEVC 복호화기의 데이터흐름을 분석하여 HEVC 복호화기의 메모리 대역폭 모델을 만들었다. 측정결과, 소프트웨어 복호화기는 6.9~40.5GB/s의 DRAM 접근을 하였다. 또한 분석결과에 따르면 하드웨어 복호화기는 2.4GB/s의 DRAM 대역폭을 요구하는 것으로 파악된다.

H.264/AVC 복호기의 병렬 역변환 구조 및 저면적 역양자화 구조 설계 (Parallel Inverse Transform and Small-sized Inverse Quantization Architectures Design of H.264/AVC Decoder)

  • 정홍균;차기종;박승용;김진영;류광기
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2011년도 추계학술대회
    • /
    • pp.444-447
    • /
    • 2011
  • 본 논문에서는 H.264/AVC 복호기의 병렬 역변환 구조와 공통연산기 구조를 갖는 역양자화 구조를 제안한다. 제안하는 역양자화 구조는 하나의 공통 연산기를 사용함으로써 하드웨어 면적 및 계산 복잡도가 감소한다. 역변환 구조는 1개의 수평 DCT 연산기와 4개의 수직 DCT 연산기를 갖는 병렬구조를 적용하여 역변환 과정을 수행하는데 4 사이클이 소요된다. 또한 역변환 및 역양자화 구조에 2단 파이프라인 구조를 적용하여 1개의 $4{\times}4$ 블록을 처리하는데 5 사이클이 소요되어 수행 사이클 수를 감소시킨다. 제안하는 역변환 및 역양자화 구조를 Magnachip 0.18um CMOS 공정 라이브러리를 이용하여 ASIC 칩으로 설계한 결과 13MHz의 동작 주파수에서 게이트 수는 14.3K이고 제안한 역양자화 구조의 면적은 기존 구조 대비 39.6% 감소되었고, 표준 참조 소프트웨어 JM 9.4에서 추출한 데이터를 이용하여 성능을 측정한 결과 제안하는 구조의 수행 사이클 수가 기존 구조 대비 49.09% 향상되었다.

  • PDF

H.264 복호기에서 움직임 보상기와 연계하여 메모리 접근면에서 효율적인 인트라 예측기 설계 (Design of Memory-Access-Efficient H.264 Intra Predictor Integrated with Motion Compensator)

  • 박종식;이성수
    • 대한전자공학회논문지SD
    • /
    • 제45권6호
    • /
    • pp.37-42
    • /
    • 2008
  • H.264/AVC 복호기에서는 인트라 예측기 뿐만 아니라 움직임 보상기, 디블럭킹 필터 등 각 IP들이 복호화를 위한 참조 영상 값들을 필요로 한다. 이들 IP들은 참조 영상을 읽어들이기 위하여 외부 메모리에 빈번하게 접근하는데, 이때문에 시스템 동작 속도도 낮아지고 전력 소모도 증가한다. 본 논문에서는 공통적이고 반복적인 블록의 재사용을 통하여 연산량을 줄이고 전력 소모 및 메모리 대역폭을 최소화하도록 외부 메모리를 사용하지 않는 움직임 보상기와 연계한 인트라 예측기를 제안하였다. 제안된 인트라 예측기는 기존에 비해 $45%\;{\sim}\;75%$ 가량 사이클 수를 감소시켰다.

에러 강인성을 위한 모순 검증 기반 움직임 벡터 부-복호화 (Motion Vector Coding with Error Robustness Based on Contradiction Testing)

  • 원광현;양정엽;전병우
    • 방송공학회논문지
    • /
    • 제17권2호
    • /
    • pp.252-261
    • /
    • 2012
  • 본 논문은 에러 발생 가능한 예측 움직임 벡터를 제외한 후보 예측 움직임 벡터들 중 율-왜곡 관점에서 최적의 예측 움직임 벡터를 선택하고 그에 대한 인덱스 정보에 대해 모순 검증 기술을 적용한다. 이를 통하여 후보 예측 움직임 벡터 대상들 중 모순으로 판명된 일부를 대상 후보 집합에서 제외시켜 부호화 효율을 증가시키는 방법을 제안한다. 제안하는 모순 검증 기반 움직임 벡터 부호화 방법은 H.264/AVC 방법과 비교하여 최대 1.8%의 비트량을 절감시킨다.

움직임 특성을 이용한 적응적 교차 움직임 벡터 부-복호화 (Adaptive Interleaved Motion Vector Coding using Motion Characteristics)

  • 원광현;양정엽;박대윤;전병우
    • 방송공학회논문지
    • /
    • 제16권2호
    • /
    • pp.372-383
    • /
    • 2011
  • 본 논문은 영상의 움직임 특성을 참조하여 움직임 벡터 수평-수직 성분중 하나를 최적의 예측 움직임 벡터 성분으로 선택하여 사용할 수 있는 개선된 교차 움직임벡터 부호화 방법을 제시한다. 제안방법은 부-복호화를 수행할 움직임 벡터 성분의 순서를 복호화기에 알리는 신호비트를 별도로 보낼 필요 없이, 시공간적 움직임필드의 특성을 참조하여 적절한 움직임벡터 성분 예측치를 적응적으로 사용할 수 있다. 기존 H.264/AVC 방법과 비교한 실험 결과, 평균적으로 전체 비트량을 약 1.99% (최대 8.71%) 감소시킬 수 있음을 보여준다.

Full-HD 영상의 실시간 처리를 위한 H.264/AVC 디코더 병렬화 기법 (H.264/AVC Decoder Parallelization Methods for Real-time Full-HD Image Processing)

  • 유호선;김일승;김태호;전지현;정제창
    • 한국방송∙미디어공학회:학술대회논문집
    • /
    • 한국방송공학회 2012년도 하계학술대회
    • /
    • pp.453-456
    • /
    • 2012
  • 최근 멀티코어 프로세서의 사용이 증가함에 따라 영상처리나 대용량 처리가 필요한 기술과 같은 다양한 분야에 OpenMP, SIMD 등과 같은 다양한 병렬화 기법들이 적용되고 있다. 특히, 영상처리 분야에서 Full-HD, UHD, 3D TV 등과 같이 높은 복잡도를 갖는 컨텐츠들의 수요가 높아짐에 따라 기존의 싱글코어 기반의 코덱에 병렬화를 적용하는 여러가지 기법들이 제안되어왔다. 본 논문은 기존의 OpenMP와 SIMD와 같은 병렬처리 기법을 H.264/AVC 코덱의 참조 소프트웨어 JM 18.2의 디코더에 적용함으로써 Full-HD영상을 실시간으로 디코딩하는 기법을 제안한다. 실험결과는 평균 38.338 fps의 프레임 율을 보이며 병렬처리시 평균 2배 이상 프레임 율이 증가함으로써 Full-HD 영상의 실시간 처리가 가능하다는 것을 보여준다.

  • PDF