• Journal of Power Electronics
• /
• 제17권5호
• /
• pp.1317-1326
• /
• 2017

The cascaded H-bridge (CHB) multilevel converter is a promising topology for large-scale photovoltaic (PV) systems. The output voltage over-modulation derived by the inter-module active power imbalance is one of the key issues for CHB PV systems. This paper proposed a dynamic power distribution strategy to eliminate the over-modulation in a CHB PV system by suitably redistributing the reactive power among the inverter modules of the CHB PV system. The proposed strategy can effectively extend the operating region of the CHB PV system with a simple control algorithm and easy implementation. Simulation and experimental results carried out on a seven-level CHB grid-connected PV system are shown to validate the proposed strategy.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2013년도 전력전자학술대회 논문집
• /
• pp.45-46
• /
• 2013

멀티레벨 고압인버터 토폴로지 중 저압 Power Cell를 이용하여 고압을 출력하는 Cascaded 방식이 산업계에서는 널리 사용되고 이다. 최근 제품화된 Cascaded 방식은 크게 두 가지 형태로 구분할 수 있다. 저압 Power Cell에 단상 H-Bridge를 이용한 Cascaded H-Bridge 멀티레벨 인버터와 단상 NPC(Neutral Point Clamped) 토폴로지를 적용한 Cascaded NPC 멀티레벨 인버터이다. 이 중 Cascaded NPC 멀티레벨 인버터의 경우 적은 수의 셀을 사용하여 CHB와 동일한 출력 레벨을 생성할 수 있으며, NPC 방식의 고압 인버터 고유의 장점을 모두 구현할 수 있다. 반대로 CHB Type과 NPC type의 단점인 복잡한 구조의 Phase Shift Transformer와 DC_Link 중성점 전압이 변동하는 단점 또한 나타나게 된다. 본 논문에서는 Cascaded NPC 멀티레벨 인버터의 이러한 단점을 극복하기 위한 새로운 방식의 Phase Shift Transformer와 NPC Power Cell의 중성점 전압 변동을 줄일 수 있는 기법에 대해 설명하고 이 기법에 대한 타당성을 모의시험을 통해 검증하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 하계학술대회 논문집 B
• /
• pp.1468-1470
• /
• 2004

본 연구에서는 H-Bridge 인버터와 변압기 조합에 의한 다중레벨 인버터로 구성함에 있어 스위칭 소자수를 저감하기 위해 각 H-Bridge 인버터의 한 암을 공통으로 사용할 수 있는 전력회로를 제안한다. 또한 각 인버터에 연결된 변압기의 이용률을 동일하게 할 수 있는 스위칭 방식의 제안으로 각 변압기의 용량을 동일하게 하였다. 제안된 전력회로는 3상용 파워모듈과 전류정격이 3배인 한 암용 전력회로의 결함으로 경제성과 사이즈 면을 동시에 만족시킬 수 있는 전력회로 구성이 가능할 것이다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2010년도 추계학술대회
• /
• pp.234-237
• /
• 2010

This paper proposes a balancing control of DC-link voltages of a H-bridge multilevel inverter for STATCOM application. Individual DC link voltage is controlled by simply adjusting the d-q voltage reference through a PI controller in each cell while the main controller carries out the reactive power control. The correctness and effectiveness of the method are validated by PSIM simulation with unbalanced load condition data taken from a typical arc furnace load, showing the adverse effects of load unbalance to DC link voltage significantly suppressed.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1997년도 하계학술대회 논문집 A
• /
• pp.41-43
• /
• 1997

This paper represents the comparison of harmonic loss characteristics of the inverter-driven 3-phase squirrel cage induction motor with slit and U-iron bridge slots of rotor. Two-dimensional time-stepped finite element method is used for electromagenetic field analysis. And spectrums of bar current, phase current, and torque are compared in each case.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2007년도 하계학술대회 논문집
• /
• pp.464-466
• /
• 2007

H-Bridge Multi-Level (HBML) 고압인버터는 저압의 반도체 소자를 사용하는 단상 H-Bridge 인버터로 구성 된 셀을 직렬로 연결함으로써 정현파에 가까운 고전압을 얻을 수 있고, 입 출력 고조파가 낮아서 필터가 필요 없는 토폴로지로 산업분야에서 사용이 확대되고 있다. 본 논문은 HBML 고압인버터의 마스터 제어기와 셀 제어기의 통신 하드웨어를 병렬로 구성하여서 하나의 전압지령 값과 Angle 값으로 셀에서 PWM을 구현 할 수 있는 분산제어 방식을 제안한다. 이 방식에서 셀 제어기가 전압, 전류, 주파수, 보호기능, 통신감시 정보 등 셀 제어의 대부분을 담당함으로써 마스터 제어기의 부담을 줄이고, 따라서 신호선의 개수를 줄일 수 있다. 또 통신하드웨어의 종단에 마스터 제어기를 연결만 하면 마스터제어기의 2중화가 가능하므로 사용하고 있던 마스터 제어기의 고장 발생 시에 대체하여 사용할 수 있으므로 시스템의 안정성 향상에 도움을 준다. 선간전압 33레벨로 구성된 HBML 고압인버터 시험을 통해 제안된 방식의 타당성과 신뢰성을 검증한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 B
• /
• pp.974-975
• /
• 2006

본 논문에서는 대용량 전력 변환 장치이며 출력 전압 가변이 가능한 H-브릿지 멀티레벨 인버터의 제어 알고리즘을 제안한다. H-브릿지 멀티레벨 인버터는 독립적으로 절연된 직류 부를 갖는 저압의 단상 인버터(셀 유닛)를 다수 직렬 접속하여 고압 3상 전압을 출력하는 Cascaded H-bridge 전압형 인버터이다. 다수의 독립 절연 직류부를 만들기 위해 입력 측에 다권선 변압기를 사용하여 입력 측 고조파 함유율을 축소시킬 수 있다. 인버터를 사용하는 제어방법 중 가장 오래되고 일반적인 방법으로 출력전압과 출력 주파수의 비를 일정하게 제어하여 전동기의 자속 크기를 일정하게 제어하고, 별도의 센서 없이도 운전이 가능한 V/F 제어모드는 저속 모드에서 제어 성능이 떨어지는 것을 실험을 통해 확인할 수 있었다. 정격용량 180kVA이고 출력 전압 480V인 H-브릿지 멀티 레벨 인버터 실험을 통해 벡터제어와 센서리스 벡터제어를 구현하여 저속 모드에서 제어 성능의 향상을 입증하였다.

• 전력전자학회논문지
• /
• 제4권5호
• /
• pp.405-412
• /
• 1999

메탈 할라이드 방전 램프는 연색성이 좋고 수명이 길며, 점광원이기 때문에 조명제어가 용이한 장점이 있으나, 고압 방전 할 때 방전관애의 음향 공명 현상을 감소하기 위하여 MHD 램프용 전자식 안정기의 주요부를 첫째, 구형파를 얻기 위한 타려식 하프브리지 인버터와 둘째, 저주파인 구형파에 고주파를 첨가하기 위한 플라이백 컨버터로 실현하였다. 이와 같이 설계 제작된 전자식 안정기로 70W의 MHD 램프를 점등한 결과 음향 공명 현상인 광속의 흔들림이 없는 매우 양호한 조명이 되었다.

• Journal of Power Electronics
• /
• 제14권3호
• /
• pp.488-498
• /
• 2014

This paper presents an implementation of selective harmonic elimination (SHE) modulation for a single-phase 13-level transistor-clamped H-bridge (TCHB) based cascaded multilevel inverter. To determine the optimum switching angle of the SHE equations, the Newton-Raphson method is used in solving the transcendental equation describing the fundamental and harmonic components. The proposed SHE scheme used the relationship between the angles and a sinusoidal reference waveform based on voltage-angle equal criteria. The proposed SHE scheme is evaluated through simulation and experimental results. The digital modulator based-SHE scheme using a field-programmable gate array (FPGA) is described and has been implemented on an Altera DE2 board. The proposed SHE is efficient in eliminating the $3^{rd}$, $5^{th}$, $7^{th}$, $9^{th}$ and $11^{th}$ order harmonics, which validates the analytical results. From the results, it can be seen that the adopted 13-level inverter produces a higher quality with a better harmonic profile and sinusoidal shape of the stepped output waveform.

• Transactions on Electrical and Electronic Materials
• /
• 제18권4호
• /
• pp.229-236
• /
• 2017

This paper deals with the design and implementation of an efficient topology for cascaded multilevel inverters with reduced part counts. In the proposed design, a well-established basic unit is first developed. The series extension of this unit results in the formation of the proposed multilevel inverter. The proposed design minimizes the number of power electronic components including insulated-gate bipolar transistors and gate driver circuits, which in turn cuts down the size of the inverter assembly and reduces the operating power losses. An explicit control strategy with enhanced device efficiency is also acquired. Thus, the part count reductions enhance not only the economical merits but also the technical features of the entire system. In order to accomplish the desired operational aspects, three algorithms are considered to determine the magnitudes of the dc voltage sources effectively. The proposed topology is compared with the conventional cascaded H-bridge multilevel inverter topology, to reflect the merits of the presented structure. In continue, both the analytical and experimental results of a cascaded 31-level structure are analyzed. The obtained results are discussed in depth, and the exemplary performance of the proposed structure is corroborated.