• 제목/요약/키워드: Gigabit Ethernet(기가비트 이더넷)

검색결과 30건 처리시간 0.025초

10기가비트 이더넷 인터페이스를 위한 프레임 다중화기/역다중화기와 IPC를 갖는 10기가비트 이더넷 시스템의 설계 및 구현 (Design and Implementation of 10Gigabit Ethernet System with IPC and Frame MUX/DEMUX Architecture)

  • 조규인;김유진;정해원;조경록
    • 대한전자공학회논문지TC
    • /
    • 제41권5호
    • /
    • pp.27-36
    • /
    • 2004
  • 최근 인터넷 트래픽의 폭발적인 증가에 따라, 매우 빠른 고속 네트워크 장비에 네트워크프로세서(NP)의 사용이 보편화되고 있다. 이에 따라, 기존의 일반적인 마이크로프로세서를 이용한 네트워크 장비의 성능 한계를 벗어나 향상된 성능을 보이는 라우팅 기능과 패킷처리 기능을 분리하는 분산형 시스템 구조가 이용되고 있다. 본 논문에서는 10기가비트 이더넷 포트를 가지는 10기가비트 에지 스위치 시스템에 적용한 패킷 라우팅 처리와 OAM 처리를 위한 분산형 이더넷 IPC 통신 메커니즘과 10Gbps급 이더넷 데이터를 처리할 수 있는 프레임 방식의 MUX/DEMUX 구조를 설계하고 구현하는 방법을 기술한다. 본 논문에서 제안한 분산형 이더넷 UC 통신 메커니즘 구조는 현재 진행되고 있는 10기가비트 이더넷 인터페이스를 갖는 320Gbps급의 백본용 이더넷 스위치 시스템에도 적용하였다.

기가비트 이더넷상에서의 M-VIA 구현 (M-VIA Implementation on a Gigabit Ethernet Card)

  • 윤인수;정상화
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제29권12호
    • /
    • pp.648-654
    • /
    • 2002
  • 클러스터들을 연결시키는 통신 모델로 업계 표준인 VIA(Virtual Interface Architecture)가 있다. VIA의 소프트웨어적인 구현으로는 M-VIA를 대표적으로 들 수 있다. 본 논문에서는 TCP/IP를 지원하는 기존의 AceNIC 기가비트 이더넷 카드의 디바이스 드라이버에 수정을 가하여 M-VIA를 지원할 수 있도록 구현하였다. 그리고 M-VIA의 데이터 세그멘테이션 과정을 분석하여 기가비트 이더넷 카드가 1514 bytes이상의 MTU를 지원할 경우, 기존의 M-VIA 뎨이터 세그멘데이션 크기가 가지는 문제점을 보이며 이를 개선하기 위해 MTU와 M-VIA 데이터 세그멘테이션 크기를 다르게 해서 실험하였고 그 성능을 비교하였다.

기가비트 이더넷 망에서 OFB 방식을 이용한 물리 계층 프레임 보안 기법 (Frame security method in physical layer using OFB over Gigabit Ethernet Network)

  • 임성렬
    • 인터넷정보학회논문지
    • /
    • 제22권5호
    • /
    • pp.17-26
    • /
    • 2021
  • 본 논문은 기가비트 이더넷 망에서 AES 알고리즘을 적용한 OFB 방식의 암호화/복호화를 이용한 물리 계층 프레임 보안 기법에 관한 것이다. 기가비트 이더넷 망에서 데이터 송수신시에 프레임을 보안 강도가 강력한 AES 알고리즘을 적용한 OFB 방식의 암호화/복호화를 수행하는 물리 계층에서의 데이터 보안 기법을 제안한다. 일반적으로 기가비트 이더넷망 운영 시에 보안 기능이 없으나 데이터 보안이 필요할 경우에 본 기법을 적용한 장치를 부가적으로 설치하여 보안 기능을 수행할 수가 있다. 기가비트 이더넷 망에서 데이터 전송 시에 이더넷 프레임은 IEEE 802.3 규격에 준하는 데 이 프레임에는 데이터 필드 외에도 수신 노드에서 데이터의 올바른 수신을 보장하기 위한 몇 개의 필드가 포함되어 있다. 암호화 시에는 이러한 영역을 제외한 데이터 영역만 암호화하여 실시간으로 전송하여 주어야 한다. 본 논문에서는 평문으로 구성된 IEEE802.3 프레임의 데이터 영역만 송신노드에서 암호화하여 전송한 프레임을 수신 노드에서 수신한 후 데이터 영역만 복호화하여 전송된 평문이 복구됨을 확인하여 암호화/복호화가 가능함을 보여준다. 일반적으로 보안 기능이 없이 운용하는 이더넷 망에서 데이터에 대한 보안이 요구될 시에 본 기법을 적용한 장치를 부가적으로 설치함으로서 시스템의 신뢰성을 높일 수 있다.

HVIA-GE: 기가비트 이더넷에 기반한 Virtual Interface Architecture의 하드웨어 구현 (HVIA-GE: A Hardware Implementation of Virtual Interface Architecture Based On Gigabit Ethernet)

  • 박세진;정상화;윤인수
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제31권5_6호
    • /
    • pp.371-378
    • /
    • 2004
  • 본 논문에서는 고성능 PC 클러스터 시스템을 위한 사용자 수준 인터페이스인 Virtual Interface Architecture(VIA)를 기가비트 이더넷을 기반으로 하여 하드웨어로 구현하였다. 기가비트 이더넷 상의 하드웨어 VIA (HVIA-GE)는 PCI 33MHz/32bit 버스 기반으로 하고, 물리적인 네트워크로는 고성능 클러스터 시스템 구축을 위해 기가비트 이더넷을 채용하였으며, FPGA를 사용하여 VIA 프로토콜 엔진을 구현하였다. 주소변환 및 Doorbell 메커니즘을 커널의 간섭 없이 하드웨어로 처리하도록 하였으며, 특히 효율적인 주소변환을 위해 ATT를 HVIA-GE 카드상의 SDRAM에 저장하고 VIA 프로토콜 엔진에서 직접 처리하도록 개발하였다. 이러한 구현의 결과로 송수신시에 발생하는 통신 오버헤드를 대폭 줄이게 되었으며, 최소 11.9${\mu}\textrm{s}$의 지연 시간, 최대 93.7MB/s의 대역폭을 얻을 수 있었다 HVIA-GE는 최소 지연시간에 있어서 기가비트 이더넷 상에서 VIA의 소프트웨어 구현 방식인 M-VIA에 비해 약 4.8배, 기가비트 이더넷상에서의 TCP/IP에 비해 약 9.9배 빠른 결과를 나타내었다. 또한, 최대 대역폭에 있어서는 M-VIA에 비해 약 50.4%, TCP/IP에 비해 약 65%의 성능향상을 가져왔다.

10기가비트 이더넷 프레임 다중화/역다중화기 설계 및 구현 (Design and Implementation of 10Gigabit Ethernet Frame Multiplexer/Demultiplexer)

  • 최창호;주범순;김도연;정해원
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2003년도 하계종합학술대회 논문집 I
    • /
    • pp.378-381
    • /
    • 2003
  • This paper presents a design and implementation of 10gigabit ethernet frame multiplexer/demultiplexer. In this paper, we discuss gigabit and 10 gigabit ethernet standard interfaces(GMII/XGMII) and we propose multiple gigabit ethernet frame multiplexing/demultiplexing scheme to handle 10gigabit ethernet frame instead of using 10gigabit network processor. And then 10gigabit ethernet frame MUX/DMUX is designed, verified and implemented using FPGA.

  • PDF

네트워크 프로세서를 이용한 기가비트 이더넷 라인 정합 제어기 구현 (Implementation of Gigabit Ethernet Line Interface Controller using Network Processor)

  • 김용태;이강복;이형섭
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2002년도 하계종합학술대회 논문집(1)
    • /
    • pp.359-362
    • /
    • 2002
  • In this paper, we propose a structure of 800bps high speed router and a gigabit Ethernet line interface board. Having Programmability, network processor is applied to gjgabit Ethernet line interface board. Also, we propose a new method to upgrade image files that consist of operating system and drivers. It is possible to upgrade image files for several boards at once and to reduce the elapsed time for image upgrade using tile proposed method.

  • PDF

기가비트 이더넷 8B/10B 선로부호의 Running Disparity 에러 검출 회로 설계 (A Design of Running Disparity error detection circuit for Gigabit Ethernet 8B/10B Line coding)

  • 이승수;송상섭
    • 한국통신학회논문지
    • /
    • 제26권10B호
    • /
    • pp.1470-1474
    • /
    • 2001
  • 8B/10B 선로부호를 채택한 기가비트 이더넷 PCS 수신측에서는 동기부의 바이트 동기획득과 수신부의 디코딩을 위해 Running Disparity(RD) 에러인 데이터열을 검출해야 한다. 기존의 RD 에러 검출 방법은 직렬 입력 비트에서 RD 에러를 검출하였으나 제안하는 RD 에러 검출 방법은 125MHz 속도의 10비트 데이터열을 받아 4비트열과 6비트열로 나누어 바이트 클럭에 따라 RD를 계산하고 계산된 이전의 RD값과 현재의 RD값을 비교하며 RD 위반 에러 데이터를 검출한다. 이는 기존의 RD 에러 검출 방법이 비트 클럭과 니블 클럭에 따라 RD 에러를 검출하기 때문에 야기되는 초고속 처리에 대한 한계를 해결한 것이며 기가비트 이더넷에 적합한 새로운 RD 에러 검출 방법이다.

  • PDF

캠퍼스 기가비트 네트워크 성능분석 (Performance Analysis of Gigabit Network in Campus)

  • 지홍일;이준희;이재영;조용환
    • 한국콘텐츠학회논문지
    • /
    • 제2권3호
    • /
    • pp.96-104
    • /
    • 2002
  • 본 논문에서는 캠퍼스 내의 네트워크 사용이 원활하게 이루어지는지를 분석하기 위하여 네트워크 성능분석을 해 보았다. 캠퍼스 내부의 네트워크 백본은 기가비트 이더넷으로 구성되어 있으며, 네트워크 평균이용율이 1%이내이고 최대이용율도 10%정도이다. 또한 현재 캠퍼스내의 외부망으로의 회선 이용율은 평균 30.4%이고 최대 38.3%로 네트워크 유통량은 아직은 충분한 여유가 있다. 그러나 보안상의 문제가 있는 것으로 나타났다. 캠퍼스 전체 네트워크에 대한 방화벽을 하나 더 설치하면 교내 클라이언트들까지도 보호할 수 있어 더욱 더 안전한 캠퍼스 내부 네트워크를 구성할 수 있을 것이다.

  • PDF

전산유체역학 병렬해석을 위한 클러스터 네트웍 장치 성능분석 (Performance Analysis of Cluster Network Interfaces for Parallel Computing of Computational Fluid Dynamics)

  • 이보성;홍정우;이동호;이상산
    • 한국항공우주학회지
    • /
    • 제31권5호
    • /
    • pp.37-43
    • /
    • 2003
  • 전산유체역학분야에서의 효율적인 해석을 위해서 병렬처리기법이 널리 사용되고 있다. 병렬처리기법과 함께 최근에는 저가의 리눅스 클러스터 컴퓨터들이 기존의 슈퍼컴퓨터들을 대체하는 추세이다. 리눅스 클러스터 컴퓨터에서 수행되는 해석프로그램의 성능은 클러스터 시스템의 프로세서 성능 뿐 아니라 클러스터 시스템에서 사용되는 네트웍 장비의 성능에 크게 영향을 받는다. 본 연구에서는 미리넷2000, 기가비트 이더넷, 패스트 이더넷 등 네트웍 장비에 따라서 클러스터 시스템의 성능이 어떻게 달라지는지를 Netpipe, LINPACK, NAS NPB, 그리고 MIPNS2D Navier-Stokes 해석프로그램을 사용하여 비교하였다. 이러한 연구결과를 바탕으로 전산유체역학 분야에서 사용될 고성능 저비용 리눅스 클러스터 시스템을 구축하는 방법을 제시하고자 하였다.

기가비트 이더넷 스위치에서 빠른 MAC 주소 테이블의 검색 방법 (Practical MAC address table lookup scheme for gigabit ethernet switch)

  • 이승왕;박인철
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 1998년도 추계종합학술대회 논문집
    • /
    • pp.799-802
    • /
    • 1998
  • As we know, gigabit ethernet is a new technology to be substituted for current fast ethernet used widely in local area network. The switch used in gigabit ethernet should deal with frames in giga-bps. To do such a fast switching, we need that serveral processes meet the budgets, such as MAC address table lookup, several giga speed path setup, fast scheduling, and etc. Especially MAC address table lookup has to be processed in the same speed with speed of incoming packets, thus the bottleneck in the process can cause packet loss by the overflow in the input buffer. We devise new practical hardware hashing method to perform fast table lookup by minimizing the number of external memory access and accelerating with hardware.

  • PDF