• 제목/요약/키워드: Frame memory compression

검색결과 26건 처리시간 0.02초

고해상도 영상의 효과적인 처리를 위한 블록 버퍼 기반의 저 복잡도 무손실 프레임 메모리 압축 방법 (Lossless Frame Memory Compression with Low Complexity based on Block-Buffer Structure for Efficient High Resolution Video Processing)

  • 김종호
    • 한국산학기술학회논문지
    • /
    • 제17권11호
    • /
    • pp.20-25
    • /
    • 2016
  • 본 논문에서는 고해상도 영상의 효과적인 처리를 위한 블록 버퍼 기반의 저 복잡도 무손실 프레임 메모리 (frame memory) 압축 방법을 제안한다. 제안하는 압축 방법은 공간적 상관도를 제거하기 위하여 블록단위 MHT (modified Hadamard transform)를 사용하고, 엔트로피 부호화를 위하여 AGR (adaptive Golomb-Rice) 부호화 기법을 적용하여 저 복잡도 무손실 압축 및 효과적인 하드웨어 구현을 달성한다. MHT는 가산기와 1비트 오른쪽 시프트(1-bit right shift) 연산만으로 구성되어 있고, AGR은 별도의 메모리 공간 및 메모리 접근 동작(memory access operation)을 포함하지 않아 저 복잡도 구현이 용이하다. 기존의 저 복잡도 무손실 압축 방법과 비교하여 제안한 알고리즘은 압축률 측면에서 우수한 성능을 나타내고, 기존 코덱(codec)의 구조를 크게 수정하지 않으면서 화질의 열화없이 하드웨어 장치에 적용될 수 있음을 다양한 영상에 대한 실험 및 복잡도 분석을 통해 보인다. 또한 제안한 방법은 메모리 접근 동작을 필요로 하지 않아 하드웨어 구현을 위한 비용을 최소화 할 수 있어, Fill HD급 이상의 고해상도 영상을 효과적으로 처리하는데 유용하다.

선택적 수행블록 병합을 이용한 참조 영상 메모리 압축 기법 (Reference Frame Memory Compression Using Selective Processing Unit Merging Method)

  • 홍순기;최윤식;김용구
    • 방송공학회논문지
    • /
    • 제16권2호
    • /
    • pp.339-349
    • /
    • 2011
  • 고해상도 비디오에 대한 압축 성능 향상을 위해 내부 연산 비트 깊이를 증가시키는 IBDI (Internal Bit Depth Increase) 기법은 괄목할 만한 부호화 효율 증가 이득을 얻을 수 있었지만, 참조 영상을 저장하기 위해 소요되는 내부 메모리가 증가하는 문제가 발생한다. 따라서 IBDI 기법의 부호화 효율은 유지하면서 내부 메모리 증가 문제를 해결하기 위해 메모리 압축 기법이 제안되었다. 기존 메모리 압축 기법은 영상의 각 수행블록마다 일정량의 부가정보를 이용하여 메모리 압축을 수행함으로써, 부호화 효율은 유지하면서 내부 메모리를 성공적으로 줄일 수 있었다. 하지만 각각의 수행블록마다 발생하는 부가정보에 의해 메모리 압축 성능이 제한되는 한계가 존재한다. 따라서 본 논문에서는 기존 메모리 압축 방법의 한계를 극복하기 위해, 발생하는 부가정보량을 크게 줄일 수 있도록 선택적 수행블록 병합을 이용한 메모리 압축 방법을 제안하였다. 제안 방법을 통해 부호화 효율을 기존 메모리 압축 방법과 동일하게 유지하면서 메모리 압축에 의해 발생하는 부가정보량은 크게 감소하는 이득을 얻을 수 있었다.

A Consistent Quality Bit Rate Control for the Line-Based Compression

  • Ham, Jung-Sik;Kim, Ho-Young;Lee, Seong-Won
    • IEIE Transactions on Smart Processing and Computing
    • /
    • 제5권5호
    • /
    • pp.310-318
    • /
    • 2016
  • Emerging technologies such as the Internet of Things (IoT) and the Advanced Driver Assistant System (ADAS) often have image transmission functions with tough constraints, like low power and/or low delay, which require that they adopt line-based, low memory compression methods instead of existing frame-based image compression standards. Bit rate control in the conventional frame-based compression systems requires a lot of hardware resources when the scope of handled data falls at the frame level. On the other hand, attempts to reduce the heavy hardware resource requirement by focusing on line-level processing yield uneven image quality through the frame. In this paper, we propose a bit rate control that maintains consistency in image quality through the frame and improves the legibility of text regions. To find the line characteristics, the proposed bit rate control tests each line for ease of compression and the existence of text. Experiments on the proposed bit rate control show peak signal-to-noise ratios (PSNRs) similar to those of conventional bit rate controls, but with the use of significantly fewer hardware resources.

Fine-scalable SPIHT Hardware Design for Frame Memory Compression in Video Codec

  • Kim, Sunwoong;Jang, Ji Hun;Lee, Hyuk-Jae;Rhee, Chae Eun
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제17권3호
    • /
    • pp.446-457
    • /
    • 2017
  • In order to reduce the size of frame memory or bus bandwidth, frame memory compression (FMC) recompresses reconstructed or reference frames of video codecs. This paper proposes a novel FMC design based on discrete wavelet transform (DWT) - set partitioning in hierarchical trees (SPIHT), which supports fine-scalable throughput and is area-efficient. In the proposed design, multi-cores with small block sizes are used in parallel instead of a single core with a large block size. In addition, an appropriate pipelining schedule is proposed. Compared to the previous design, the proposed design achieves the processing speed which is closer to the target system speed, and therefore it is more efficient in hardware utilization. In addition, a scheme in which two passes of SPIHT are merged into one pass called merged refinement pass (MRP) is proposed. As the number of shifters decreases and the bit-width of remained shifters is reduced, the size of SPIHT hardware significantly decreases. The proposed FMC encoder and decoder designs achieve the throughputs of 4,448 and 4,000 Mpixels/s, respectively, and their gate counts are 76.5K and 107.8K. When the proposed design is applied to high efficiency video codec (HEVC), it achieves 1.96% lower average BDBR and 0.05 dB higher average BDPSNR than the previous FMC design.

비트맵과 양자화 데이터 압축 기법을 사용한 BTC 영상 압축 알고리즘 (BTC Algorithm Utilizing Compression Method of Bitmap and Quantization data for Image Compression)

  • 조문기;윤영섭
    • 전자공학회논문지
    • /
    • 제49권10호
    • /
    • pp.135-141
    • /
    • 2012
  • LCD 오버드라이브에서 프레임 메모리 크기를 줄이는 방법으로, BTC 영상 압축이 널리 사용되고 있다. BTC 영상 압축에서압축률을 높이기 위해서는 비트맵 데이터를 압축하거나 양자화 데이터의 압축이 필요하다. 본 논문에서는 압축률을 높이기 위해서 CMBQ-BTC (CMBQ : compression method bitmap and quantization data) 알고리즘을 제안한다. 시뮬레이션으로 기존의 BTC 알고리즘과 PSNR 및 압축비율의 비교를 통해서, 제안한 알고리즘의 효율성을 확인하였다.

실시간 JPEG 입력 버퍼 아키텍처 (A JPEG Input Buffer Architecture for Real-Time Applications)

  • 임민중
    • 대한전자공학회논문지SD
    • /
    • 제39권2호
    • /
    • pp.7-13
    • /
    • 2002
  • USB 카메라를 이용하여 PC 화상 회의를 할 때 image sensor에서 읽어드린 동화상을 USB를 통해서 PC로 전송하게 되는데 이 때 USB의 전송 속도의 제한 때문에 동화상의 압축이 필요하다. 동화상의 압축을 위해서는 많은 양의 메모리가 필요하므로 외부 메모리를 사용하는 것이 일반적이다. 동화상 압축 알고리즘은 여러 가지가 있지만 JPEG을 사용할 경우 동화상 프레임을 모두 저장할 필요는 없으며, JPEG 압축 엔진으로 일정한 속도로 들어오는 데이터와, JPEG에서 사용되는 데이터의, 순서의 불일치를 해결해주는JPEG 입력 버퍼만이 필요하다. JPEG 입력 버퍼는 읽고 쓰는 순서가 차이가 많이 나므로 double buffering을 사용하는 것이 일반적이지만 이 논문에서는 double buffering을 사용하지 않고 칩 안에 내장 되는데 문제가 없는 적은 메모리 요구량으로 구현하는 방법을 제안한다. 제안된 메모리 아키텍처를 사용하면 별도의 외부 메모리가 필요하지 않으므로 부품 감소에 의한 전체적인 비용 절감이 가능하다.

하드웨어 효율적인 동적 커패시턴스 보상 구현을 위한 고속 영상 압축 및 화소별 스위칭 기법 (Fast Image Compression and Pixel-wise Switching Technique for Hardware Efficient Implementation of Dynamic Capacitance Compensation)

  • 최준환;송원석;최혁
    • 한국정보과학회논문지:소프트웨어및응용
    • /
    • 제36권8호
    • /
    • pp.616-622
    • /
    • 2009
  • 동적 커패시턴스 제어(DCC) 기술로 인하여 액정 디스플레이 장치의 약점 중 하나였던 응답 시간 성능이 크게 개선되었다. 하지만 DCC는 계산 과정에서 이전 프레임 영상의 실시간 저장 및 출력을 반복해야 하며, 이 과정에 활용되는 고속 메모리는 HD 고해상도 디스플레이 제작에 있어 높은 하드웨어적 부담 및 비용 상승의 원인이 된다. 본 연구에서는 복잡도가 낮은 고속 영상 압축 기법인 변형 지수-골룸 (MEG) 코딩을 제안하며, 이를 통해 DCC 기술에 요구되는 메모리의 양을 크게 줄일 수 있다. 또한 본 연구에서는 화소별 DCC 스위칭 기법을 제안하여 압축 오차가 최종 액정 디스플레이 영상의 시각 품질에 악영향을 미치지 않도록 하였다. 제안된 방식을 이용해 DCC 처리용 메모리의 크기를 1/3로 줄여도 최종 영상의 시각 품질 손상이 거의 없음을 실험을 통해 확인할 수 있었다.

모바일 게임 환경의 ASTC 텍스쳐 포맷 효용성 연구 (A Study on the Efficiency of ASTC Texture Format in Mobile Game Environment)

  • 홍성찬;김태규;정원조
    • 한국게임학회 논문지
    • /
    • 제19권6호
    • /
    • pp.91-98
    • /
    • 2019
  • 본 연구는 모바일 Android OS에서 텍스쳐 포맷인 ASTC의 메모리 점유율, CPU 처리 속도, 평균 프레임 비교 검증을 진행하였다. 실험 환경 구성으로 가상의 게임 씬을 구현하여 Android 플랫폼으로 빌드하였다. 이를 바탕으로 비교 검증 데이터를 추출하였다. ASTC는 ETC보다 2D 텍스쳐의 메모리 사용량에서 36% 낮은 점유율을 보였다. CPU 연산 처리에서는 18% 빠른 처리속도를 보였다. 평균 프레임은 58% 더 높은 54프레임을 확인하였다. 스마트 모바일 게임 환경에서 ASTC는 ETC보다 비교우위의 결과를 확인하였다.

A Thin Film Transistor LCD Module with Novel OverDriving Timing Controller

  • Yu, Hong-Tien;Huang, Juin-Ying;Tseng, Wen-Tse;Wen, Harchson
    • 한국정보디스플레이학회:학술대회논문집
    • /
    • 한국정보디스플레이학회 2004년도 Asia Display / IMID 04
    • /
    • pp.1053-1056
    • /
    • 2004
  • Chunghwa Picture Tubes, LTD. (CPT) has developed a Novel TFT-LCD Driving Techniquel. This new technique is developed in combination with other state-of-the-art image processing solutions such as image compression / decompression, motion detection, and noise reduction. By applying the Novel Driving Technique to the high resolution TFT-LCD, it was found that the response time can be effectively reduced with a lower overall system cost by smaller frame memory requirement, lower EMI by less memory band-width. Likewise, higher display quality can also be achieved in that the unexpected noises generated by over-drive can be eliminated. The Novel TFT-LCD Driving Technique has been successfully implemented to the 30 inch WXGA (1280${\times}$768) resolution TFT LCD commercial TV module. It was found that the quality of moving picture was better improved compared with that of the conventional fast response driving method.

  • PDF

H.264/AVC용 면적 효율적인 인트라 프레임 디코더 설계 (Area-efficient Design of Intra Frame Decoder for H.264/AVC)

  • 정덕영;손승일
    • 한국정보통신학회논문지
    • /
    • 제10권11호
    • /
    • pp.2020-2025
    • /
    • 2006
  • H.264/AVC는 ITU-T 비디오 코딩 전문가 그룹과 ISO/IEC MPEG 그룹에 의해 제안된 최신 비디오 코딩 표준안이다. 최근 DMB와 멀티미디어 장비들이 비디오 압축 표준으로 H.264/AVC를 채택하고 있다. 본 논문에서는 메모리 사용을 최소화하고, 칩 면적을 최소화할 수 있는 H.264/AVC의 인트라 프레임 디코더를 제안한다. 제안한 인트라 프레임 디코더는 하드웨어 설계 언어인 VHDL로 기술하여 model_sim을 사용하여 시뮬레이션을 수행하였다. 그리고 FPGA칩인 XCV1000E에 다운로드하여 칩 레벨에서 설계된 H.264/AVC의 인트라 프레임 디코더를 검증하였다.