• Journal of Mechanical Science and Technology
• /
• 제18권7호
• /
• pp.1131-1139
• /
• 2004

A new impedance controller is proposed for bilateral teleoperation under a time delay. The proposed controller does not need to measure or estimate the time delay in the communication channel using the force loop-back. In designing a stable impedance controller, absolute stability is used as a stability analysis tool, which results in a less conservative controller than the passivity concept. Moreover, in order to remove the conservatism associated with the assumption of infinite port impedances, the boundaries of human and environment impedance are set to finite values. Based on this, this paper proposes a parameter design procedure for stable impedance controllers. The validity of the proposed control scheme is demonstrated by experiments with a 1-dof master/slave system.

• 한국산학기술학회논문지
• /
• 제14권4호
• /
• pp.1683-1689
• /
• 2013

협상과정을 Markov 확률과정으로 전제하고 확률과정의 상태별 이행확률의 크기가 협상참가자의 사적인 정보에 의하여 결정된다고 가정한다. 예를 들어, 판매자와 구매자의 가격협상의 예에서 협상상대방의 특징-예를 들어, 유보가격-에 대한 정보가 사적인 정보일 때 협상참가자 모두가 수용가능한 가격을 찾는 과정이 이행확률의 크기에 영향을 받고, 결과적으로 협상지연의 정도를 결정함을 보인다. 또한 협상의 참가자가 모두 교대로 제안을 하는 제안과 대응제안의 방법의 협상에서보다 협상참가자중 어느 한 쪽의 일방에서 제안을 하는 방법의 협상에서 협상지연이 더욱 길어짐을 보인다.

• 한국지능시스템학회논문지
• /
• 제13권3호
• /
• pp.293-299
• /
• 2003

본 논문은 인터넷 상에서 임의로 변화하는 입력지연을 갖는 불확실 퍼지 시스템의 지능형 강인 퍼지 제어기 설계를 논의한다. 임의로 변화하는 입력지연은 유한개의 상태를 갖는 마코프 확률과정으로 표현된다. 디지털 안정화기를 설계하기 위하여 연속시간 Takagi-Sugeno 퍼지 시스템을 이산화하며 제어기의 입출력단에 영차의 샘플/홀드 함수를 가정한다.이산화된 시스템은 확률적 과정에 따라 변화하는 도약 시스템으로 표현된다. 확률적 강인 안정가능성 조건은 선형 행렬 부등식의 형태로 표현된다.

• 한국지능시스템학회논문지
• /
• 제14권3호
• /
• pp.298-303
• /
• 2004

본 논문은 임의의 입력지연을 갖는 Takagi-Sugeno (T-S) 퍼지 시스템의 관측기 기반 출력궤환 제어 시스템을 논의한다. 설계된 연속시간 T-S 퍼지 관측기 시스템을 영차의 샘플/홀드 함수를 이용하여 이산시간 관측기를 설계한다. 이때 플랜트와 관측기의 출력에러가 제어기를 통하여 궤환되기 때문에 이산화 과정에서 발생한 에러를 보정할 수 있다. 여기에서 시스템의 제어 입력은 임의로 변화하는 유한개의 상태를 갖는 마코프 확률과정으로 표현한다. 생성된 시스템의 확률적 안정 가능성 조건은 선형 행렬 부등식의 형태로 표현한다. 이러한 결과를 2자유도 헬리콥터의 모델에 대한 모의실험을 통하여 효용성을 확인한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.392-395
• /
• 1999

The state assignment for a finite state machine greatly affects the delay, area, and testabilities of the sequential circuits. In order to minimize the dependencies among state variables, therefore possibly to reduce the length and number of feedback cycles, a new state assignment technique based on m-block partition is introduced in this paper. After the completion of state assignment and logic synthesis, partial scan design is performed to choose minimal number of scan flip-flops. Experiment shows drastic improvement in testabilities while preserving low area and delay overhead.

• 대한전자공학회논문지SD
• /
• 제45권10호
• /
• pp.23-30
• /
• 2008

최근 페어링 기반의 암호시스템에 대한 연구가 활발히 진행되고 있으며, 암호시스템의 효율성은 기존의 공개키 암호시스템과 같이 유한체에 의존한다. 페어링 기반의 암호시스템의 경우 주로 GF($3^m$)에서 고려되며 유한체 연산에서 곱셈 연산이 효율성에 가장 큰 영향을 미친다. 본 논문에서는 삼항 기약다항식 기반의 새로운 GF($3^m$) MSD-first Digit-Serial 곱셈기를 제안한다. 제안하는 MSD-first Digit-Serial 곱셈기는 모듈러 감산 연산부를 병렬화하여 공간복잡도는 기존의 결과와 거의 같으나 Critical Path Delay가 기존의 1MUL+(log ${\lceil}n{\rceil}$+1)ADD에서 1MUL+(log ${\lceil}n+1{\rceil}$)ADD으로 감소한다. 따라서 Digit이 $2^k$가 아닌 경우 1번의 덧셈에 대한 시간 지연이 감소한다.

• 한국전자파학회논문지
• /
• 제19권10호
• /
• pp.1175-1184
• /
• 2008

본 논문에서는 Delay-Sum Back Projection(DSBP) 기법과 finite-difference time-domain 방법으로 구현된 time reversal(FDTD-TR) 기법을 실험 데이터에 적용하고, 그 결과를 비교한다 두 기법은 모두 시영역에 기반을 둔 기법으로서 초광대역 레이더 신호를 처리하여 표적의 실제 위치와 모양에 가까운 영상을 생성할 수 있다. 실험을 위한 초광대역 레이더는 네트워크 분석기, 저항성 V 다이폴 안테나, 스캐너, 제어 컴퓨터로 구성되며, 레이더 개구면은 안테나를 1차원 스캔하여 합성된다. 실험 데이터는 신호 왜곡과 클러터를 포함하는데, 이를 제거하는 보정 절차가 수행된다. 두 기법은 동일한 플랫폼에서 동일한 데이터에 적용되며, DSBP 기법은 FDTD-TR 기법에 비해 더 나은 영상을 생성하지만 더 많은 시간이 걸린다는 것을 보인다.

• 한국정보통신학회논문지
• /
• 제15권9호
• /
• pp.1847-1853
• /
• 2011

실내 전파 채널 해석은 고전적으로 경로추적법이 많이 이용되었으나, 이 논문에서는 3차원 전파해석법인 시간영역 유한차분법을 이용하여 3차원 실내 구조에 대하여 채널 모델링하였다. 시간영역 유한차분법의 여기신호로는 평면파를 이용했으며, 이 때의 평면파의 구성은 TF/SF법을 사용했다. 그리고 흡수경계조건으로는 7개의 흡수층을 사용한 완전정합층법을 이용했다. 실내 채널 모델링의 시뮬레이션을 위한 거실은 벽돌, 도체, 유리, 콘크리트로 이루어졌다. 거실에 가구가 있는 경우와 없을 때에 대하여 각각 시뮬레이션 하였다. 시뮬레이션 결과로 실내 전파 환경에서의 다중경로에 의한 페이딩 현상을 확인할 수 있었으며, 수신기 설계에 도움이 되는 초과지연 평균과 실효 지연 확산을 계산할 수 있었다.

• 융합신호처리학회논문지
• /
• 제1권2호
• /
• pp.169-176
• /
• 2000

유한정정 특성은 시간영역에서 디지털 제어시스템 설계를 위해 잘 정립이 되어 있다. 그러나 연속시간 제어시스템에서는 유한정정 특성은 불가능한데, 그 이유는 디지털 제어시스템에서 사용하는 이론으로 유한정정 특성을 나타내게 설계하여도 샘플링점에서는 유한정정이 되나, 샘플링점간에 리플이 존재하기 때문이다. 그러나 몇몇 학자들이 지연요소를 제안하여 이러한 문제를 해결하였다. 지연요소는 연속계에서 유한라플라스변환의 성질로부터 얻은 개념이다. 유한정정제어기 설계를 위해서는 유한정정외에 내부모델안정성, 실현가능성 등의 조건들을 추가로 설정하고, 이런 조건들이 만족되게 오차 전달함수의 미지계수, 팍점 등을 구할 수 있다. 지연소자로 된 미지 다항식을 계산할 수 있다. 실시스템에 대한 적용을 위해서는 이러한 조건외데 견실성에 관한 조건이 첨가될 수 있다. 본 논문에서는 1개 지연요소를 사용하여 오차전달함수를 표시하고, 유한정정에 관련된 조건들외에 견실성을 고려한다. 견실성의 지표로는 가중감도함수를 선택하고, 이의 $H_{infty}$놈이 최소가 되도록 유한정정제어기를 설계한다. 즉 오차전달함수의 극점을 초기값을 계속 사용하지 않고 견실성지표의 $H_{infty}$놈이 최소화되도록 극점을 최적화하여 최적설계를 한다.

• 대한전기학회논문지
• /
• 제36권10호
• /
• pp.713-718
• /
• 1987

A new method for the modeling of non-ideal dc-dc converters whose switching times are finite is proposed. The effects of finite turn-on, turn-off times, delay time, storage time, reverse recovery process on the system stability, dc transfer function and efficiency are investigated. It is verified how system poles are changed and how dc transfer function and efficiency are decreased by non-ideal switching.