• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.103-103
• /
• 1999

CeO2 는 cubic 구조의 일종인 CeF2 구조를 가지며 격자 상수가 0.541nm로 Si의 격자 상수 0.543nm와 거의 비슷하여 Si과의 부정합도가 0.35%에 불과하여 CeO2를 Si 기판 위에 에피택셜하게 성장시킬 수 있는 가능성이 크다. 따라서 SOI(Silicon-On-Insulator) 구조의 실현을 위하여 Si 기판위에 CeO2를 에피택셜하게 성장시키려는 많은 노력이 있었다. 또한 CeO2 는 열 적으로 대단히 안정된 물질로서 금속/강유전체/반도체 전계효과 트랜지스터(MFSFET : metal-ferroelectric-semiconductor field effect transistor)에서 ferroelectric 박막과 Si 기판사이에 완충층으로 사용되어 강유전체의 구성 원자와 Si 원자들간의 상호 확산을 방지함으로써 경계면의 특성을 향상시기키 위해 사용된다. e-beam evaporation와 laser ablation에 의한 Si 기판 위의 CeO2 격자 성장에 관한 많은 보고서가 있다. 이 방법들은 대규모 생산 공정에서 사용하기 어려운 반면 RF-magnetron sputtering은 대규모 반도체 공정에 널리 쓰인다. Sputtering에 의한 Si 기판위의 CeO2 막의 성장에 관한 보고서의 수는 매우 적다. 이 논문에서는 Ce target을 사용한 reactive rf-magnetron sputtering에 의해 Si(100) 과 Si(111) 기판위에 성장된 CeO2 의 구조 및 전기적 특성을 보고하고자 한다. 주요한 증착 변수인 증착 power와 증착온도, Seed Layer Time이 성장막의 결정성에 미치는 영향을 XRD(X-Ray Diffractometry) 분석과 TED(Transmission Electron Diffration) 분석에 의해 연구하였고 CeO2 /Si 구조의 C-V(capacitance-voltage)특성을 분석함으로써 증차된 CeO2 막과 실리콘 기판과의 계면 특성을 연구하였다. CeO2 와 Si 사이의 계면을 TEM 측정에 의해 분석하였고, Ce와 O의 화학적 조성비를 RBS에 의해 측정하였다. Si(100) 기판위에 증착된 CeO2 는 $600^{\circ}C$ 낮은 증착률에서 seed layer를 하지 않은 조건에서 CeO2 (200) 방향으로 우선 성장하였으며, Si(111) 기판 위의 CeO2 박막은 40$0^{\circ}C$ 높은 증착률에서 seed layer를 2분이상 한 조건에서 CeO2 (111) 방향으로 우선 성장하였다. TEM 분석에서 CeO2 와 Si 기판사이에서 계면에서 얇은 SiO2층이 형성되었으며, TED 분석은 Si(100) 과 Si(111) 위에 증착한 CeO2 박막이 각각 우선 방향성을 가진 다결정임을 보여주었다. C-V 곡선에서 나타난 Hysteresis는 CeO2 박막과 Si 사이의 결함때문이라고 사료된다.

• 한국건축시공학회지
• /
• 제18권3호
• /
• pp.251-257
• /
• 2018

여름철 콘크리트는 수분증발에 의한 소성 및 건조수축균열, 슬럼프 저하, 콜드조인트 발생 등 다양한 문제가 발생한다. 이에 국내에서는 수분증발을 방지하고, 단열성능을 확보하기 위해 표면피복 양생을 위한 다양한 형태의 버블시트를 제작하여 사용하고 있으나, 여름철에는 적용사례가 없었다. 따라서 본 연구에서는 여름철 시공중인 아파트 현장에 1중의 투명, 백색 및 알루미늄 증착 버블시트와 PE필름 및 표면노출의 5가지 표면피복 양생재를 적용하여 콘크리트의 온도 및 균열특성 등 품질에 미치는 영향을 분석하였다. 실험결과 알루미늄 증착 버블시트가 온도저감, 균열저감 면에서 가장 뛰어난 것으로 나타났지만, 알루미늄 재질의 특성상 빛이 반사되어 시공자의 눈부심에 따른 시각공해가 발생하기 때문에 백색 버블시트의 사용이 가장 효과적인 것으로 밝혀졌다.

• 한국전기전자재료학회논문지
• /
• 제11권12호
• /
• pp.1122-1127
• /
• 1998

Group II-AF_2$films such as $CaF_2$, $SrF_2$, and $BaF_2$ have been commonly used many practical applications such as silicon on insulatro(SOI), three-dimensional integrated circuits, buffer layers, and gate dielectrics in filed effect transistor. This paper presents electrical and structural properties of fluoride films as a gate dielectric layer. Conventional gate dielectric materials of TFTs like oxide group exhibited problems on high interface trap charge density($D_it$), and interface state incorporation with O-H bond created by mobile hydrogen and oxygen atoms. To overcome such problems in conventional gate insulators, we have investigated $CaF_2$ films on Si substrates. Fluoride films were deposited using a high vacuum evaporation method on the Si and glass substrate. $CaF_2$ films were preferentially grown in (200) plane direction at room temperature. We were able to achieve a minimum lattice mismatch of 0.74% between Si and $CaF_2$ films. Average roughness of $CaF_2$ films was decreased from 54.1 ${\AA}$ to 8.40 ${\AA}$ as temperature increased form RT and $300^{\circ}C$. Well fabricated MIM device showed breakdown electric field of 1.27 MV/cm and low leakage current of $10^{-10}$ A/$cm^2$. Interface trap charge density between $CaF_2$ film and Si substrate was as low as $1.8{\times}10^{11}cm^{-2}eV^{-1}$.

• 대한환경공학회지
• /
• 제39권2호
• /
• pp.59-65
• /
• 2017

본 연구에서는 식품과 화장품 재료로 다양하게 이용되는 천연다당류의 특성인 분자구조, 분자량, 점성, 친수성, 팽윤 및 습윤/보습 등을 이용하여 $PM_{10}$에 대한 먼지 억제제를 제조하였고 Lab과 Field Test를 통하여 다양한 먼지 제어 효과를 확인하였으며 대조군인 물에 의한 단순 살수와 합성 PVA보다 우수한 결과를 도출하였다. 또한, 수분 증발 비교, 배추씨 발아와 배추 생장 비교실험(Pot Test), 물고기와 수생식물에 대한 영향 및 허브 식물 성장에 대한 영향 등의 토양 및 수질 시험 등을 통하여 토양과 수질에서의 안전성 등을 연구하여 Polysaccharides를 이용한 $PM_{10}$ 먼지 억제제의 이용 가능성을 확인할 수 있었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.20-20
• /
• 2007

Nanowire-based field-effect transistors (FETs) decorated with nanoparticles have been greatly paid attention as nonvolatile memory devices of next generation due to their excellent transportation ability of charge carriers in the channel and outstanding capability of charge trapping in the floating gate. In this work, top-gate single ZnO nanowire-based FETs with and without Au nanoparticles were fabricated and their memory effects were characterized. Using thermal evaporation and rapid thermal annealing processes, Au nanoparticles were formed on an $Al_2O_3$ layer which was semi cylindrically coated on a single ZnO nanowire. The family of $I_{DS}-V_{GS}$ curves for the double sweep of the gate voltage at $V_{DS}$ = 1 V was obtained. The device decorated with nanoparticles shows giant hysterisis loops with ${\Delta}V_{th}$ = 2 V, indicating a significant charge storage effect. Note that the hysterisis loops are clockwise which result from the tunneling of the charge carriers from the nanowire into the nanoparticles. On the other hand, the device without nanoparticles shows a negligible countclockwise hysterisis loop which reveals that the influence of oxide trap charges or mobile ions is negligible. Therefore, the charge storage effect mainly comes from the nanoparticles decorated on the nanowire, which obviously demonstrates that the top-gate single ZnO nanowire-based FETs decorated with Au nanoparticles are the good candidate for the application in the nonvolatile memory devices of next generation.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 하계학술대회 논문집 Vol.7
• /
• pp.467-468
• /
• 2006

We report on the fabrication of P3HT-based thin-film transistors (TFT) that consist of indium-zinc-oxide (IZO), PVP (poly-vinyl phenol), and Ni for the source-drain (S/D) electrode, gate dielectric, and gate electrode, respectively. The IZO S/D electrodes of which the work function is well matched to that of P3HT were deposited on a P3HT channel by thermal evaporation of IZO and showed a moderately low but still effective transmittance of ~25% in the visible range along with a good sheet resistance of ${\sim}60{\Omega}/{\square}$. The maximum saturation current of our P3HT-based TFT was about $15{\mu}A$ at a gate bias of -40V showing a high field effect mobility of $0.05cm^2/Vs$ in the dark, and the on/off current ratio of our TFT was about $5{\times}10^5$. It is concluded that jointly adopting IZO for the S/D electrode and PVP for gate dielectric realizes a high-quality P3HT-based TFT.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 하계학술대회 논문집 Vol.7
• /
• pp.169-170
• /
• 2006

In this study, ultra thin films of ferroelectric vinylidene fluoride-trifluoroethylene (VF2-TrFE) copolymer were fabricated on degenerated Si (n+, $0.002\;{\Omega}{\cdot}cm$) using by spin coating method. A 1~5 wt% diluted solution of purified vinylidene fluoride-trifluoroethylene (VF2:TrFE=70:30) in a dimethylformamide (DMF) solvent were prepared and deposited on silicon wafers at a spin rate of 2000~5000rpm for 30 seconds. After annealing in a vacuum ambient at $200^{\circ}C$ for 60 min, upper gold electrodes were deposited by vacuum evaporation for electrical measurement. X-ray diffraction results showed that the VF2-TrFE films on Si substrates had $\beta$-phase of copolymer structures. The capacitance on $n^+$-Si(100) wafer showed hysteresis behavior like a butterfly shape and this result indicates clearly that the dielectric films have ferroelectric properties. The typical measured remnant polarization (2Pr) and coercive filed (EC) values measured using a computer controlled a RT-66A standardized ferroelectric test system (Radiant Technologies) were about $0.54\;C/cm^2$ and 172 kV/cm, respectively, in an applied electric field of ${\pm}0.75\;MV/cm$.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2000년도 제18회 학술발표회 논문개요집
• /
• pp.162-162
• /
• 2000

We have studied magnetic properties of Co/Pt multilayered films which have attracted great interest as high-density magneto-optical (MO) recording media due to their good MO properties. For this study, [Pt(45 )/Co(35 )]$\times$8 films were deposited with a Pt buffer layer of 60 on Si(100) substrate by alternating electron-beam evaporation in a high vacuum and were ion beam mixed by using 80keV Ar+ at 25$0^{\circ}C$. Especially, an external magnetic field was added to help changing magnetic property during ion beam mixing (IBM). The intermixing of Co and Pt layers after IBM was confirmed with Rutherford Backscattering Spectroscopy (RBS) and Transmission Electron Microscopy (TEM). The MO property of the film was measured with magneto-optical Kerr spectrometer and the change of magnetic easy axis in the film plane was observed from Ker loop data. This anomalous result might be correlated with the change of atomic structure due to the intermixing effect.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.230-230
• /
• 2010

유기물 반도체 화합물인 Cu-Pc(copper(II)-phthalocyanine)는 우수한 전기적 광학적 특성을 가지며, OLED, MISFET등 소자로서의 활용도가 높다. Cu-Pc 화합물은 $\alpha$-phase, $\beta$-phase, $\gamma$-phase를 포함하는 여러 가지 다결정 polymer로 존재할 수 있다. 가장 잘 알려진 구조로는 열적으로 준안정적인 $\alpha$-phase와 열적으로 안정적인 $\beta$-phase가 있다. Cu-Pc 박막의 구조 및 흡수 특성과 전기적 특성에 대한 기술이 확실히 규명되지 않아 본 연구에서는 두께와 열처리 조건에 따른 결정성 및 방향성을 조사하기 위하여 $\alpha$-phase와 $\beta$-phase의 phase transition 현상 및 전기적 광학적 특성을 규명 하고자 한다. 진공증착 방법 중 하나인 PVD 방법의 thermal evaporation deposition을 이용하여 glass, ITO 기판위에 두께와 열처리에 따른 전기적?광학적 특성을 연구하였다. Cu-Pc 박막의 성장두께는 5nm~50nm 이내로 fluxmeter 및 thickness monitor를 이용하여 제어하였다. 5nm~50nm의 두께에 따른 기판온도를 $200^{\circ}C$로 고정하여 전열 처리 및 후열 처리하여 온도에 따른 박막을 성장한 후, 결정 구조 및 특성 변화와 phase transition 분석하였다. 제작된 Cu-Pc의 박막은 $\alpha$-phase와 $\beta$-phase로 구분할 수 있으며, 열처리에 따른 phase transition 현상이 뚜렷함을 알 수 있다. XRD(X-ray diffraction)를 통하여 박막에 대한 결정 구조 분석 및 FE-SEM(field emission scanning electron microscopy)와 AFM(atomic force microscopy)을 이용하여 Cu-Pc 박막의 구조적 결정성과 방향성 등, 표면 상태와 형상구조에 대해 표면의 특성을 측정하며, 광 흡수도(UV-visible absorption spectra)을 이용하여 phase transition 현상에 따른 I-V 특성을 비교분석 하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제45회 하계 정기학술대회 초록집
• /
• pp.252.2-252.2
• /
• 2013

ZnO nanostructures have a lot of interest for decades due to its varied applications such as light-emitting devices, power generators, solar cells, and sensing devices etc. To get the high performance of these devices, the factors of nanostructure geometry, spacing, and alignment are important. So, Patterning of vertically- aligned ZnO nanowires are currently attractive. However, many of ZnO nanowire or nanorod fabrication methods are needs high temperature, such vapor phase transport process, metal-organic chemical vapor deposition (MOCVD), metal-organic vapor phase epitaxy, thermal evaporation, pulse laser deposition and thermal chemical vapor deposition. While hydrothermal process has great advantages-low temperature (less than $100^{\circ}C$), simple steps, short time consuming, without catalyst, and relatively ease to control than as mentioned various methods. In this work, we investigate the dependence of ZnO nanowire alignment and morphology on si substrate using of nanosphere template with various precursor concentration and components via hydrothermal process. The brief experimental scheme is as follow. First synthesized ZnO seed solution was spun coated on to cleaned Si substrate, and then annealed $350^{\circ}C$ for 1h in the furnace. Second, 200nm sized close-packed nanospheres were formed on the seed layer-coated substrate by using of gas-liquid-solid interfacial self-assembly method and drying in vaccum desicator for about a day to enhance the adhesion between seed layer and nanospheres. After that, zinc oxide nanowires were synthesized using a low temperature hydrothermal method based on alkali solution. The specimens were immersed upside down in the autoclave bath to prevent some precipitates which formed and covered on the surface. The hydrothermal conditions such as growth temperature, growth time, solution concentration, and additives are variously performed to optimize the morphologies of nanowire. To characterize the crystal structure of seed layer and nanowires, morphology, and optical properties, X-ray diffraction (XRD), field emission scanning electron microscopy (FE-SEM), Raman spectroscopy, and photoluminescence (PL) studies were investigated.