• 한국전기전자재료학회논문지
• /
• 제11권6호
• /
• pp.436-441
• /
• 1998

$Pt/SrTiO_3/Pb_x(Zr_{0.52}, Ti_{0.48})O_3/SrTiO_3/Si$ structure was prepared by rf-magnetron sputtering method for use in nondestructive read out ferroelectric RAM(NDRO-FEAM). PBx(Zr_{0.52}Ti_{0.48})O_3}$(PZT) and $SrTiO_3$(STO) films were deposited respectively at the temperatures of $300^{\circ}C and 500^{\circ}C$on p-Si(100) substrate. The role of the STO film as a buffer layer between the PZT film and the Si substrate was studied using X-ray diffraction (XRD), Auger electron spectroscopy (ASE), and scanning electron microscope(SEM). Structural analysis on the interfaces was carried out using a cross sectional transmission electron microscope(TEM). For PZT/Si structure, mostly Pb deficient pyrochlore phase was formed due to the serious diffusion of Pb into the Si substrate. On the other hand, for STO/PZT/STO/Si structure, the PZT film had perovskite phase and larger grain size with a little Pb interdiffusion. the interfaces of the PZT and the STO film, of the STO film and the interface layer and $SiO_2$, and of the $SiO_2$ and the Si substate had a good flatness. Across sectional TEM image showed the existence of an amorphous layer and $SiO_2$ with 7nm thickness between the STO film and the Si substrate. The electrical properties of MIFIS structure was characterized by C-V and I-V measurements. By 1MHz C-V characteristics Pt/STO(25nm)/PZT(160nm)/STO(25nm)/Si structure, memory window was about 1.2 V for and applied voltage of 5 V. Memory window increased by increasing the applied voltage and maximum voltage of memory window was 2 V for V applied. Memory window decreased by decreasing PZT film thickness to 110nm. Typical leakage current was abour $10{-8}$ A/cm for an applied voltage of 5 V.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2003년도 하계학술대회 논문집 Vol.4 No.1
• /
• pp.319-322
• /
• 2003

To match the charge induced by the insulators $CeO_2$ with the remanent polarization of ferro electric SBT thin films, areas of Pt/SBT/Pt (MFM) and those of $Pt/CeO_2/Si$ (MIS) capacitors were ind ependently designed. The area $S_M$ of MIS capacitors to the area $S_F$ of MFM capacitors were varied from 1 to 10, 15, and 20. Top electrode Pt and SBT layers were etched with for various area ratios of $S_M\;/\;S_F$. Bottom electrode Pt and $CeO_2$ layers were respectively deposited by do and rf sputtering in-situ process. SBT thin film were prepared by the metal orgnic decomposition (MOD) technique. $Pt(100nm)/SBT(350nm)/Pt(300nm)/CeO_2(40nm)/p-Si$ (MFMIS) gate structures have been fabricated with the various $S_M\;/\;S_F$ ratios using inductively coupled plasma reactive ion etching (ICP-RIE). The leakage current density of MFMIS gate structures were improved to $6.32{\times}10^{-7}\;A/cm^2$ at the applied gate voltage of 10 V. It is shown that in the memory window increase with the area ratio $S_M\;/\;S_F$ of the MFMIS structures and a larger memory window of 3 V can be obtained for a voltage sweep of ${\pm}9\;V$ for MFMIS structures with an area ratio $S_M\;/\;S_F\;=\;6$ than that of 0.9 V of MFS at the same applied voltage. The maximum memory windows of MFMIS structures were 2.28 V, 3.35 V, and 3.7 V with the are a ratios 1, 2, and 6 at the applied gate voltage of 11 V, respectively. It is concluded that ferroelectric gate capacitors of MFMIS are good candidates for nondestructive readout-nonvolatile memories.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.280-280
• /
• 2007

$Pb(Zr,Ti)O_3$ (PZT) 강유전체 박막은 높은 잔류 분극 (remanent polarization) 특성 때문에 현재 강유전체 메모리 (FeRAM) 소자에 적용하기 위하여 가장 활발히 연구되고 있다. 그런데 PZT 물질은 피로 (fatigue) 및 임프린트 (imprint) 등의 장시간 신뢰성 (long-term reliability) 특성이 취약한 단점을 가지고 있다. 이러한 신뢰성 문제를 해결할 수 있는 효과적인 방법 중의 하나는 $IrO_2$, $SrRuO_3$(SRO) 등의 산화물 전극을 사용하는 것이다. 많은 산화물 전극 중에서 SRO는 PZT와 비슷한 pseudo-perovskite 결정구조를 갖고 격자 상수도 비슷하여, PZT 커패시터의 강유전 특성 및 신뢰성을 향상시키는데 매우 효과적인 것으로 알려져 있다. 따라서 본 연구는 PZT 커패시터에 적용하기 위하여 SRO 박막을 증착하고 이의 전기적 특성 및 미세구조를 분석하고자 하였다. 또 실제로 SRO 박막을 상부전극과 PZT 사이의 버퍼 층 (buffer layer)으로 적용한 경우의 커패시터 특성도 평가하였다. 먼저 다결정 SRO 박막을 $SiO_2$/Si 기판 위에 DC 마그네트론 스퍼터링 법 (DC magnetron sputtering method)으로 증착하였다. 그 다음 이러한 SRO 박막의 미세구조, 결정성 및 전기적 특성이 증착 조건들의 변화에 따라서 어떤 경향성을 보이는지를 평가하였다. 기판 온도는 $350\;{\sim}\;650^{\circ}C$ 범위에서 변화시켰고, 증착 파워는 500 ~ 800 W 범위에서 변화시켰다. 또 Ar+$O_2$ 혼합 가스에서 산소의 혼합 비율을 20 ~ 50% 범위에서 변화시켰다. 이러한 실험 결과 SRO 박막의 전기적 특성 및 미세 구조는 기판의 증착 온도에 따라서 가장 민감하게 변함을 관찰할 수 있었다. 다른 증착 조건과 무관하게 $450^{\circ}C$ 이상의 온도에서 증착된 SRO 박막은 모두 주상정 구조 (columnar structure)를 형성하며 (110) 방향성을 강하게 나타내었다. 가장 낮은 전기 저항은 $550^{\circ}C$ 증착 온도에서 얻을 수 있었는데, 그 값은 약 $440\;{\mu}{\Omega}{\cdot}cm$ 이었다. SRO 버퍼 충을 적용하여 제작한 PZT 커패시터의 잔류 분극 (Pr) 값은 약 $30\;{\mu}C/cm^2$ 정도로 매우 높은 값을 나타내었고, 피로 손실 (fatigue loss)도 $1{\times}10^{11}$ 스위칭 사이클 후에 약 11% 정도로 매우 양호한 값을 나타내었다.