• 정보처리학회논문지C
• /
• 제16C권3호
• /
• pp.357-362
• /
• 2009

합산수열 발생기는 간단한 하드웨어 또는 소프트웨어로 구현될 수 있고, 주기와 선형복잡도가 높은 특징이 있어 유비쿼터스 시대의 이동환경 보안장치에 적합하다. 하지만 Golic의 상관성공격과 Meier의 고속 상관성공격에 의해 취약성이 노출되었다. 본 논문에서는 합산 수열 발생기 형태의 $E_0$ 알고리즘에서 LFSR과 비선형 귀환 이동 레지스터 NFSR(nonlinear feedback shift register) 를 조합한 형태로 개선하여 비선형성을 높이고, 상관성 공격 등의 암호해독이 어려운 새로운 알고리즘 NSG를 제안하고, 제안 알고리즘에 대하여 안전성 및 성능을 분석하였다.

• 정보보호학회논문지
• /
• 제12권3호
• /
• pp.77-85
• /
• 2002

선형 쉬프트 레지스터를 이용한 이진 난수 발생기의 연구는 1970년대부터 연구되어져 왔으며, 이러한 이진 난수열 발생기는 스트림 암호 기법에 이용되어졌다. 일반적으로, 이진 난수열 발생기는 최대 주기의 선형 쉬프트 레지스터와 선형 복잡도가 높은 난수를 발생시키기 위하여 비선형 여과함수 또는 비선형 결합함수로 구성된다. 그러므로, 높은 선형 복잡도 뿐만 아니라, 긴 주기를 갖는 이진 난수열의 생성은 스트림 암호 기법의 안전성을 평가하는데 중요한 요소가 된다. 일반적으로 L개의 레지스터와 1개의 궤환 함수 또는 특성 다항식으로 구성된 선형 쉬프트 레지스터의 최대 주기는 $2^L$-1을 넘을 수 없다. 본 논문에서는 L개의 레지스터와 2개의 부분 특성 다항식으로 구성된 새로운 이진 난수열 발생기를 제안한다. 제안된 이진 난수열 발생기는 초기 상태 값에 따라 기존의 선형 쉬프트 레지스터에서 생성한 수열의 주기와 같거나 긴 주기를 갖는 이진 난수열을 생성하며, 생성 수열의 선형복잡도 역시 증가된다.

• 한국전자통신학회논문지
• /
• 제5권4호
• /
• pp.418-424
• /
• 2010

최대 주기를 갖는 의사 난수열을 생성하기 위하여 다양한 방법들이 시도되어왔다. Sabater 등은 shrinking 생성기(Shrinking Generator, 이하 SG)에 의해 생성되는 shrunken 수열을 셀룰라 오토마타(Cellular Automata, 이하 CA)를 이용하여 분석하였다. 본 논문에서는 기존의 SG를 변형한 LFSR(Linear Feedback Shift Register)을 제어 레지스터로 사용하고 CA를 생성 레지스터로 사용하는 새로운 shrinking 생성기(LFSR and CA based Shrinking Generator, 이하 LCSG)를 제안한다. 제안된 LCSG에 의하여 생성된 shrunken 수열은 기존의 shrunken 수열보다 더욱 긴 주기를 가지고 선형복잡도가 크다. 그리고 이 LCSG를 이용하여 생성된 수열을 분석한다.

• 한국정보처리학회논문지
• /
• 제1권2호
• /
• pp.272-278
• /
• 1994

본 논문에서는 BIST(Built-In Self Test)시 순서회로내의 조합회로를 pseudoexhaustive 시험하는데 필요한 테스트 패턴 생성기와 응답 분석기를 제안한다. 제안하는 테스트 패턴 생성기는 테스트 패턴의 초기값을 스캔 인 할 수 있고, exhaustive test pattern 을 생성할 수 있다. 또한, 응답 분석기는 회로의 응답을 분 석할 수 있을 뿐만 아니라 응답 결과를 스캔 아웃할 수 있다. 이러한 테스트 패턴 생 성기와 응답분석기는 SRL과 LFSR을 결합하여 설계하였다.

• 대한전자공학회논문지
• /
• 제21권3호
• /
• pp.26-33
• /
• 1984

논문에서는 종래의 LSSD에 사용한 쉬프트 레지스터 래치를 개선한 새로운 LSI/VLSI 논리설계방식을 제안한다. 이 설계방식을 사용함으로써 테스트 패턴의 생성이 용이해지고 고장검출률이 향상된다. 또한 여기서 제안한 병렬 쉬프트 레지스터 래치를 테스트가 용이한 PLA의 설계에 적용한다. 이 경우에 테스트 패턴의 수가 감소되고 LSSD를 사용한 종래의 PLA에서 귀환입력에 변가되는decoder가 제거된다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.1931_1933
• /
• 2009

NoC 기반 시스템이 적용되는 설계는 시스템 크기가 커짐에 따라 칩 테스트 문제도 동시에 제기 되고 있다. 이에 따라 NoC 기반의 시스템의 테스트 시간을 줄일 수 있는 internal test 방식의 새로운 BIST(Built-in Self-Test) 구조에 관한 연구를 하였다. 기존의 NoC 기반 시스템의 BIST 테스트 구조는 각각의 router와 core에 BIST logic과 random pattern generator로 LFSR(Linear Feedback Shift Register)을 사용하여 연결하는 individual 방식과 하나의 BIST logic과 LFSR을 사용하여 각각의 router와 core에 병렬로 연결하는 distributed 방식을 사용한다. 이때, LFSR에서 생성된 테스트 벡터가 router에 사용되는 FIFO 메모리를 통과하면서 생기는 테스트 타임 증가를 줄이기 위하여 shift register 형태의 FIFO 메모리를 변경하였다 제안된 방법에서 테스트 커버리지 98%이상을 달성하였고, area overhead면에서 효과를 볼 수 있다.

• 대한전자공학회논문지SD
• /
• 제39권5호
• /
• pp.74-86
• /
• 2002

본 논문은 결정 궤환 구조를 갖는 차동 위상 검출기의 고속 데이터 처리를 위한 VLSI 구조를 제안한다. 기존 차동 위상 검출 방식의 낮은 BER 성능을 극복하기 위해 DF-DPD, DPD-RGPR, DFDPD-SA 등의 다중 심볼 검출 방식이 제시되었다. 이러한 검출 방식들은 참조 위상으로 사용되는 이전 심볼에서의 잡음 효과를 작게 하기 위하여 검출된 위상을 궤환시키는 구조를 갖고 있다. 하지만, 검출된 위상을 궤환시키는 작용은 데이터 처리 속도를 기존의 차동 위상 검출기보다 느리게 한다. 본 논문에서는 결정 궤환 구조를 갖는 차동 위상 검출기가 기존의 차동 위상 검출 방식처럼 고속으로 데이터를 처리할 수 있는 VLSI 구조를 제안하였다. 제안된 구조는 'M-1' 번째 과정에서 'M' 번째 과정을 미리 계산하는 선계산(pre-calculation) 방식과 'M-1'번째 과정에서 예견 위상들을 궤환시키는 선결정 궤환(pre-decision feedback) 방식을 갖는다. 본 논문에서 제안된 구조는 VHDL(Very-high-speed-IC Hardware Description Language)를 사용하여 RTL(Register Transfer Level)로 구현되었다. 시뮬레이션 결과, 제안된 구조는 고속으로 데이터를 처리함을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제38권8호
• /
• pp.54-61
• /
• 2001

High-bandwidth DRAM을 위해 1Gb/s의 데이터 전송률까지 동작하고 그 출력 전압 스윙이 온도와 전원 전압(VDD) 변동에 무관한 CMOS open-drain 출력 구조 회로를 설계하였다. 출력 구동 회로는 여섯 개의 binary-weighted NMOS 트랜지스터로 구성되는데, 이 여섯 개 중에서 ON시킬 current control register의 내용은 추가 호로 없이 DRAM 칩에 존재하는 auto refresh 신호를 이용하여 새롭게 수정하였다. Auto refresh 시간 구간동안 current control register를 수정하는데, 이 시간 구간동안 부궤환 (negative feedback) 동작에 의해 low level 출력 전압($V_OL$)이 저전압 밴드갭 기준전압 발생기(bandgap reference voltage generator)에 의해서 만들어진 기준전압($V_{OL.ref}$)과도 같도록 유지된다. 테스트 칩은 1Gb/s의 데이터 전송률까지 성공적으로 동작하였다. 온도 $20^{\circ}C$~$90^{\circ}C$, 전원 전압 2.25V~2.75V영역에서 최악의 경우 제안된 출력 구동 회로의 $V_{OL.ref}$와 $V_OL$의 변동은 각각 2.5%와 725%로 측정된 반면, 기존의 출력 구동 회로의 $V_OL$의 변동은 같은 온도의 전원 접압의 영역에 대해 24%로 측정되었다.

• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2001년도 추계학술발표논문집
• /
• pp.681-685
• /
• 2001

본 논문에서는 난수 발생기로써 랜덤성이 우수하고 하드웨어 설계시 고속성이 보장되어 LFSR(Linear Feedback Shift register) 대안으로 소개되고 있는 셀룰라 오토마타(CA: Cellular Automata)를 소개하고 이를 이용한 새로운 블록 암호 알고리즘을 제안한다. 제안된 블록 암호 알고리즘은 Fiestel 구조로써 라운드 함수와 키 스케쥴링 모두를 셀룰러 오토마타를 이용하여 구성함으로써 구현의 편이성과 고속성을 추구하였다. 제안 알고리즘에 대한 간단한 통계적 검정과 성능평가를 통해 기존 표준 알고리즘고의 비교를 수행하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1987년도 전기.전자공학 학술대회 논문집(II)
• /
• pp.1622-1624
• /
• 1987

In general, pseudo noise generator(PNG) used for PLR System consists of linear feedback shift register. Based on a W.F. representation of shift registers, a method for analyzing operational characters & sequence of PNG are studied. PNG is characterized by the time-recursive equation & PNG sequence is analyzed by the output state variable equation. Methods studied in this paper are illustrated by appropriate example.