• 융합보안논문지
• /
• 제7권3호
• /
• pp.7-13
• /
• 2007

유한고장수를 가진 비동질적인 포아송 과정에 기초한 모형들에서 잔존 오류 1개당 고장 발생률은 일반적으로 상수, 혹은 단조증가 및 단조 감소 추세를 가지고 있다. 소프트웨어 제품의 정확한 인도시기를 예측하거나 효용성 및 신뢰성을 예측하기 위해서는 소프트웨어 테스팅 과정에서 중요한 요소인 테스트 커버리지를 이용하면 보다 효율적인 테스팅 작업을 할 수 있다. 본 논문에서는 기존의 소프트웨어 신뢰성 모형인 지수 커버리지 모형과 S-커버리지 모형을 재조명하고 이 분야에 적용될수 있는 중첩모형을 제안하였다. 고장 간격시간으로 구성된 자료를 이용한 모수추정 방법은 최우추정법과 일반적인 수치해석 방법인 이분법을 사용하여 모수 추정을 실시하고 효율적인 모형 선택은 편차자승합(SSE)을 이용하였다.

• Nuclear Engineering and Technology
• /
• 제41권6호
• /
• pp.849-858
• /
• 2009

Risk caused by safety-critical instrumentation and control (I&C) systems considerably affects overall plant risk. As digitalization of safety-critical systems in nuclear power plants progresses, a risk model of a digitalized safety system is required and must be included in a plant safety model in order to assess this risk effect on the plant. Unique features of a digital system cause some challenges in risk modeling. This article aims at providing an overview of the issues related to the development of a static fault-tree-based risk model. We categorize the complicated issues of digital system probabilistic risk assessment (PRA) into four groups based on their characteristics: hardware module issues, software issues, system issues, and safety function issues. Quantification of the effect of these issues dominates the quality of a developed risk model. Recent research activities for addressing various issues, such as the modeling framework of a software-based system, the software failure probability and the fault coverage of a self monitoring mechanism, are discussed. Although these issues are interrelated and affect each other, the categorized and systematic approach suggested here will provide a proper insight for analyzing risk from a digital system.

• 대한전자공학회논문지
• /
• 제23권5호
• /
• pp.666-673
• /
• 1986

본 논문에서는 다중고장 검출이 가능하고 부가회로가 적은 새로운 PLA 설계방식을 제안하였다. 부가회로로는 하나의 쉬프트레지스터 열과 2 비트 디코우터에 제어입력을 사용하였다. 제어입력을 사용하므로써 비트선들을 효과적으로 제어할 수 있다. 종래의 논문들에서 구체적으로 다루지 않았던 단락고장과 서로 다른 모델 간의 다중고장을 다루었으며 고장의 등가관계 및 지배고장(Dominant Faults)을 정의하여 다중고장을 해석하였다. 또한 본 설계방식을 Folded PLA에도 적용하였다.

• 한국항공우주학회지
• /
• 제43권5호
• /
• pp.449-455
• /
• 2015

Built-In-Test(이하: BIT)는 항공기 비행안전을 위해 반드시 필요한 기능으로 항공전자 장비의 경우 95% 이상의 높은 고장 진단능력을 요구하고 있다. BIT가 요구도에 명시된 고장 진단능력을 만족시키는지 확인하기 위해 BIT 성능분석이 필요하다. BIT 성능분석을 위해 FMECA (Failure Mode Effect Critical Analysis)에 기술된 고장모드를 활용하는 방법이 많이 사용되고 있으나, 본 논문에서는 분석 오류를 최소화할 수 있는 전자부품 기반의 BIT 성능분석 방법론을 소개한다. 또한, BIT 성능분석에서 제외될 수 있는 비행안전에 영향을 미치지 않는 전자부품 및 전자부품의 고장모드를 실제 개발사례에 적용하여 불필요한 BIT 기능 구현을 방지하고 정확한 BIT 성능분석을 수행할 수 있도록 하였다. BIT Demo를 수행하여 BIT 성능분석 결과와 실제 BIT 성능이 일치함을 확인하였다.

• 전자공학회논문지A
• /
• 제32A권12호
• /
• pp.229-240
• /
• 1995

This paper proposes a new weighted random pattern testing technique to detect path delay faults in combinational logic circuits. When computing the probability of signal transition at primitive logic elements of CUT(Circuit Under Test) by the primary input, the proposed technique uses the information on the structure of CUT for initialization vectors and vectors generated by pseudo random pattern generator for test vectors. We can sensitize many paths by allocating a weight value on signal lines considering the difference of the levels of logic elements. We show that the proposed technique outperforms existing testing method in terms of test length and fault coverage using ISCAS '85 benchmark circuits. We also show that the proposed testing technique generates more robust test vectors for the longest and near-longest paths.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -3
• /
• pp.1972-1975
• /
• 2002

A new test approach based on a supply current test method is proposed for testing open faults in bipolar logic circuits. In the approach, only the open faults are detected by the supply current test method, which are difficult to be detected by functional test methods. The effectiveness of the approach is examined experimentally on open fault detection in TTL combinational circuits. The results shows that higher fault coverage can be established by applying a small number of test input vectors of the supply current test method after test vectors of functional test methods based on stuck-at models.

• 전자공학회논문지B
• /
• 제30B권4호
• /
• pp.85-91
• /
• 1993

In this paper, we propose the test pattern generation algorithm of the embedded faulty MUX for the prevention of misdiagnosis of digital systems. When the system is partitioned with a large number of functional blocks, if the faults are exsisted in a embedded MUX then it can not diagnose the wanted observation of functional block. The proposed test pattern generstion algorithm can apply the MUXs that designd 2-level and multi-level both. Fault coverage becomes 100% and so it is no necessary of the additional fault simulation and the proposed algorithm that have the regulary and easily generated 2d test patterns. And we confirmed that the reduction of test cost becomes 85%, compared with the conventional segmentation testing scheme.

• Journal of the Optical Society of Korea
• /
• 제13권1호
• /
• pp.98-106
• /
• 2009

This paper proposes an optical wireless transfer agent method which realizes the continuous and swift data transfer of optical wireless terminals in optical wireless networks. The unguided wireless channel generally shows frequent link disconnections and propagation delays due to weak wireless links. Specially speaking, optical wireless channels have more vulnerable links and roaming propagation delays relative to the weakness of the previous RF channels due to their low signal connectivity and small geographic coverage. Conventional optical wireless network protocols did not consider any fault models about physical link faults. Consequently, they have shown data transfer inefficiency for both data link control and physical wireless link control. To overcome these optical wireless environmental problems, this paper suggests a new wireless access point (or base station) agent system, which provides wireless or mobile clients with previous link layer protocols compensated.

• 대한전자공학회논문지
• /
• 제23권2호
• /
• pp.197-205
• /
• 1986

In this paper, we present an efficient test algorithm for data processing function of MC68000 \ulcorner. The test vector for functional testing is determined by stuck-at, coupling and transition fault for data storage and transfer. But for data manipulation it is determined by a boolean function of micro-operation. This test algorithm is composed of 3 parts, choosing optimum test instructions for maximizing fault coverage and minimizing test process time, deciding the test order for minimizing test ambiguity, and processing the actual test.

• 대한전자공학회논문지SD
• /
• 제40권4호
• /
• pp.74-84
• /
• 2003

기존의 테스트 알고리즘은 대부분 셀간의 고장에 중심이 맞추어져 있어 메모리의 집적도의 증가와 더불어 일어나는 word-line 과 bit-line 결합 잡음에 의한 고장을 효과적으로 테스트 할 수 없다 본 논문에서는 word-line 결합 capacitance에 의한 고장의 가능성을 제시하고 새로운 고장 모델인 WLSFs(Word-Line Sensitive Faults)을 제안하였다. 또한 word-line 과 bit-line 결합 잡음을 동시에 고려한 알고리즘을 제시하여 고장의 확률을 높였고 고장의 원인을 기존의 고장 모델로는 되지 않음을 보여준다. 제안된 알고리즘은 기존의 기본적인 고장인 고착고장, 천이고장, 그리고 결합고장을 5개의 이웃셀 내에서 모두 검출할 수 있음을 보여준다.