• 한국군사과학기술학회지
• /
• 제6권1호
• /
• pp.91-107
• /
• 2003

A 2-dimensional search process in the time and frequency domain is required to acquire the GPS signal, when the code phase and the carrier Doppler for the specified GPS satellite signal are unknown. This paper proposes a new scheme, called Squared-D Searching Method, which can reduce the number of carrier frequency candidates, and a new scheme, named extended Multiple Correlator(XMC), which can reduce the number of code phase candidates. The Squared-D Searching Method can take the twice of Doppler frequency, therefore it can find carrier frequency candidates. The XMC is different from the general multiple correlator in that a combined form of the locally generated codes is used for despreading. Also, this paper tries to analyze a signal detection probability of a GPS receiver under more realistic environments. The result shows that lower detection probability can be obtained when the phase differences among the codes are larger in the correlation arms of a multiple correlator. This phenomenon is not easy to explain with the previous results. And besides, the result shows that proposed acquisition schemes give better performance than a conventional acquisition scheme.

• 한국통신학회논문지
• /
• 제14권2호
• /
• pp.164-176
• /
• 1989

본 논문에서는 종래부터 연구되어 왔던 SS(Spread Specturm) 통신방식을 재검토하고 그의 문제점을 제기한 다음 해결방법의 하나로 PNCPM(Pseudo Noise Code Polarity Modulation) 방식을 제안하였다. 그리고 제안된 PNCPM 방식이 비동기검파방식에서 간단한 하드웨어(Hardware) 구성으로 데이터를 후레임(Frame)마다 쉽게 복조할 수 있음을 나타내고 CCD(Charge Couled Device) 상관기에 변복조방식과 장치구성 및 SSMA(Spread Spectrum Multiple Acces)에 응용하는 것을 제안하였다.

• 한국통신학회논문지
• /
• 제27권12C호
• /
• pp.1288-1298
• /
• 2002

타원곡선 암호시스템을 GF(2$^{m}$ )상에서 고속으로 구현하기 위해서는 빠른 나눗셈기가 필요하다. 빠른 나눗셈 연산을 위해선 비트-패러럴 구조가 적합하나 타원곡선 암호시스템이 충분한 안전도를 가지기 위해서는 m의 크기가 최소한 163보다 커야 한다. 즉 비트-패러럴 구조는 0(m$^2$)의 면적 복잡도를 가지기 때문에 이러한 응용에는 적합하지 않다. 따라서, 본 논문에서는 CF(2$^{m}$ )상에서 표준기저 표기법을 사용하여 모듈러 나눗셈 A(x)/B(x) mod G(x)를 고속으로 수행하는 새로운 비트-시리얼 시스톨릭 나눗셈기를 제안한다. 효율적인 나눗셈기 구조를 얻기 위해, 새로운 바이너리 최대공약수(GCD) 알고리즘을 유도하고, 이로부터 자료의존 그래프를 얻은 후, 비트-시리얼 시스톨릭 나눗셈기를 설계한다. 본 논문에서 제안한 나눗셈기는 0(m)의 시간 및 면적 복잡도를 가지며, 연속된 입력 데이터에 대하여, 초기 5m-2 사이클의 지연 후, m 사이클 마다 나눗셈의 결과를 출력한다. 제안된 나눗셈기를 동일한 입출력 구조를 가지는 기존의 연구 결과들과 비교 분석한 결과 칩 면적 및 계산 지연시간 모두에 있어 상당한 개선을 보인다. 따라서 제안된 나눗셈기는 적은 하드웨어를 사용하면서 고속으로 나눗셈 연산을 수행할 수 있기 때문에 타원곡선 암호화시스템의 나눗셈 연산기로 매우 적합하다. 또한 제안한 구조는 기약 다항식(irreducible polynomial) 선택에 있어 어떤 제약도 두지 않고, 단 방향의 신호흐름을 가지면서, 매우 규칙적이기 때문에 필드 크기 m에 대해 높은 유연성 및 확장성을 제공한다.였다. an extraction system, a new optical nonlinear joint transform correlator(NJTC) is introduced to extract the hidden data from a stego image in real-time, in which optical correlation between the stego image and each of the stego keys is performed and from these correlation outputs the hidden data can be asily exacted in real-time. Especially, it is found that the SNRs of the correlation outputs in the proposed optical NJTC-based extraction system has been improved to 7㏈ on average by comparison with those of the conventional JTC system under the condition of having a nonlinear parameter less than k=0.4. This good experimental results might suggest a possibility of implementation of an opto-digital multiple information hiding and real-time extracting system. 촉각에 있는 지각신경세포가 뇌의 촉각엽으로 뻗어 들어가 위의 5가지 신경연접중 어느 형을 형성하는지를 관찰하기 위하여 좌측 촉각의