• 한국전자파학회논문지
• /
• 제20권8호
• /
• pp.813-822
• /
• 2009

본 논문에서는 1:2:2의 비대칭 3-stage 도허티 전력 증폭기의 동작을 살펴보고, Freescale사의 4 W, 10 W LDMOSFET을 이용하여 1 GHz에서 구현하였다. 두 번의 최대 효율 특성을 갖는 N-way 도허티 전력 증폭기와 비교 하였을 때, 비대칭 3-stage 도허티 전력 증폭기는 세 번의 최대 효율 특성을 갖도록 함으로써 백 오프된 출력 전력영역에서의 심각한 효율 저하를 극복할 수 있고, 주어진 변조 신호에서의 평균 효율을 최대화 할 수 있다. 효율 특성을 더욱 최적화하기 위해, 역 F급 전력 증폭기를 캐리어 및 피킹 전력 증폭기로 설계하였다. 또한, 적절한 로드모듈레이션 동작을 이끌어내기 위해, 포락선 추적 방법에 근거한 적응 게이트 바이어스 조절 신호를 두 개의 피킹 전력 증폭기에 인가하였다. 8.5 dB의 PAPR을 갖는 802.16e Mobile WiMAX 신호에 대해 제안된 비대칭 도허티 전력 증폭기는 36.85 dBm에서 55.46 %의 높은 효율 특성을 얻었고, -37.23 dB의 우수한 RCE 특성을 유지하였다. 본 논문에서는 처음으로 포화 증폭기와 적응 게이트 바이어스 조절 신호를 비대칭 3-stage 도허티 전력 증폭기에 적용하였으며, 이를 통해 기지국용 고효율 전력 송신기의 설계가 구현 가능함을 성공적으로 검증하였다.

• 한국전자파학회논문지
• /
• 제29권5호
• /
• pp.336-343
• /
• 2018

본 논문에서는 Win 사의 상용 $0.25{\mu}m$ GaAs pHEMT 공정 기술을 이용하여 X-대역(10.5~13 GHz)에서 동작하는 수신부 코아-칩의 설계 및 제작을 보였다. X-대역 코아-칩은 저잡음증폭기, 4-비트 위상천이기, 직렬-병렬 컨버터(SPC: Serial to parallel data converter)로 구성되며, 크기는 $1.75{\times}1.75mm^2$로 지금까지 보고된 코아-칩 중 가장 소형의 크기를 갖는다. 사용 주파수 대역에서 이득 및 잡음지수는 각각 10 dB 이상, 2 dB 미만, 입출력 반사손실은 10 dB 미만이다. RMS 위상 오차는 12.5 GHz에서 $5^{\circ}$ 미만, P1dB는 2 dBm으로 타 코아-칩과 대등한 성능을 갖는다. 제작된 코아칩은 조립의 편의를 제공하기 위해 $3{\times}3mm^2$ 크기를 갖는 QFN 패키지로 패키지되었으며, 패키지된 코아-칩의 성능은 칩-자체의 성능과 거의 같음을 확인하였다.

• 한국산학기술학회논문지
• /
• 제17권7호
• /
• pp.42-48
• /
• 2016

본 논문에서는 플라이백 DC-DC 컨버터에 사용되는 출력전압 정보를 보다 정확하게 감지하는 피크검출기를 집적회로로 설계하였다. 제안하는 피크검출기의 회로는 하나의 op-amp와 세 개의 트랜지스터로 이루어져 있다. 제안하는 회로는 단순한 구조로 이루어져 있기 때문에 제안하는 회로는 출력전압을 감지하는 과정에서 지연시간을 최소화 할 수 있다. 회로에서 op-amp와 몇 개의 트랜지스터를 사용함으로써, 제안하는 피크검출기가 종래의 커패시터와 다이오드로 설계된 피크검출기를 대신해 칩의 집적화가 가능해지고, 플라이백 컨버터의 모듈을 구성하는 소자가 트랜지스터로 대체되고 칩의 면적이 줄어들어 가격을 줄일 수 있다. 제안하는 회로는 0.35 um CMOS 공정을 이용하여 칩으로 제작하여 측정하였고, 칩 측정결과 모의실험결과와 잘 일치함을 보였다. 시뮬레이션 결과 사인파의 입력신호를 출력신호가 최대 0.3 ~ 3.1 %의 오차 범위 내에서 피크전압을 유지하는 것을 확인하였다. 칩 측정결과 모의실험결과와 잘 일치함을 보였다. 제안하는 회로의 결과를 통하여 종래의 피크검출기 회로의 좋지 않은 레귤레이션을 향상시키기 위하여 높은 플라이백 컨버터의 동작을 보일 수 있다. 플라이백 컨버터의 출력전압을 정확하게 감지하여 안정적인 컨버터 동작을 할 수 있을 것으로 사료된다.

• 대한전자공학회논문지TC
• /
• 제44권10호
• /
• pp.185-190
• /
• 2007

무선 단말기용 전력증폭기의 모델링을 위한 최소 샘플링 주파수에 대해 실험 및 시뮬레이션을 통해 연구하였다. 비선형 소자의 모델링은 소자의 비선형성 해석 및 디지털 전치왜곡기 등의 응용분야에서 활용되나, 소자 모델링용 샘플링 주파수에 대한 그동안의 연구 결과에 의하면 최소한 입력신호의 Nyquist 조건이 만족될 경우 주어진 비선형 소자의 모델링이 가능하다고 보고되어 왔다. 하지만 광대역 신호용 소자 모델링의 경우 A/D 변환기 주파수 성능이 충분하지 못하거나 구현이 매우 난해하며, 높은 샘플링 주파수로 인한 전력소모가 무선단말에 적용하기에는 무시하지 못할 수준이다. 따라서 본 연구에서는 단말기용 메모리리스 전력증폭기의 선형화 기술에 사용되기 위한 샘플링 주파수에 있어, 입력 신호의 Nyquist 조건 이하로 샘플링하여 전력증폭기의 모델링에 성공적으로 적용할 수 있는 방법에 대해 제안한다. 이 경우 전체 시스템의 광대역 주파수 응답이 보장되어야하며 이를 위해 광대역 샘플러 및 시간 영역에서의 비선형 모델링이 제안되었다. 시뮬레이션 결과 샘플링 주파수 조건에 상관없이 동일한 AMAM, AMPM 비선형성을 해석할 수 있었으며, 880MHz, 23dBm 무선단말용 전력증폭기에 적용하여 측정한 결과 또한 샘플링 조건의 변화에 대해 모델링 결과는 0.8dB 이내의 변화를 보임을 알 수 있었다. 샘플링 시스템은 크기시호 복원을 위한 포락선 검출기, 복소신호 추출을 위한 위상천이기 및 광대역 샘플러 등으로 구성되었으며, QPSK 신호를 인가하여 전력증폭기의 비선형성 검출에 활용하였다. 이 시스템은 단말용 전치왜곡기에 활용하여 단말 출력 성능 개선에 활용 될 수 있다.

• 한국전자파학회논문지
• /
• 제29권4호
• /
• pp.299-307
• /
• 2018

본 논문에서는 X밴드 위성통신을 위해 권고되는 4D-8PSK-TCM(Four Dimensional 8-ary Phase Shift Keying Trellis Coded Modulation) 시스템을 비선형 HPA(High Power Amplifier)와 전치왜곡기를 고려하여 설계하고, 스펙트럼, BER(Bit Error Rate) 성능을 평가 및 분석한다. 위성통신에서는 한정적인 전력으로 인해 전력을 가장 많이 소모하는 HPA의 동작점을 결정하는 비선형 특성 분석이 매우 중요하다. 본 논문에서는 2, 2.25 bits/channel-symbol의 효율을 갖는 4D-8PSK-TCM 시스템을 설계하였다. 시뮬레이션 결과로, 낮은 PAPR(Peak to Average Power Ratio) 특성과, 스펙트럼의 점유 대역폭을 기준으로 SRRC(Square Root Raised Cosine) 필터의 Roll-off 값은 0.35가 효율적이며, 전치왜곡기를 사용하지 않을 경우 HPA에서 약 15~20 dB의 OBO(Output Back-Off)가 요구되며, 전치왜곡기를 사용할 경우 약 1 dB 내외의 OBO가 요구됨을 확인하였다.

• 한국통신학회논문지
• /
• 제30권4C호
• /
• pp.230-238
• /
• 2005

직교 주파수 분할 다중 접속(orthogonal frequency division multiplexing: OFDM) 시스템은 여러 부 반송파를 사용해 정보를 전송하기 때문에 각 부 반송파가 동위상으로 겹치면 최고 대 평균 전력 비율이 (peak-to-average power ratio: PAR) 커진다. 이 논문에서는 최고 줄임 톤을 (peak reduction tone: PRT) 사용한 PAR 감소 기법 가운데 하나로 부분 톤 선택 사상 (selective mapping of partial tones: SMOPT) 기법을 제안한다. 제안한 SMOPT 기법은 반복 수렴 알고리즘을 사용한 기존의 톤 예약 (tone reservation: TR) 기법보다 적은 복잡도로 구현이 가능하고, 최고 감소 부 반송파 위치에 덜 민감하다. 또한 병렬 구성이 가능하여 알고리즘 수행 시간을 단축 할 수 있다. 이 논문에서는 이를 검증하기 위해 두 가지 사례에 대한 모의실험 환경을 구성하고, 이에 따른 복잡도와 첨두 감소 부 반송파 위치, 그리고 송신 전력에 따른 PAR 감소 성능과 비트 오류율 (bit error rate: BER) 성능을 비교 분석한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 학술대회지
• /
• pp.717-722
• /
• 2004

A design was done, and all characteristic of photodetectr of the web pattern type which a standard process of the Bipolar which Si PIN structure was used in this paper, and was used for the current amplifier design was used, and high-speed, was used as receiving optcal area of high altitude, and the module which had a low dark current characteristic was implemented with one chip with a base. Important area decreases an area of Ie at the time of this in order to consider an electrical characteristic and economy than the existing receiving IC, and performance of a product and confidence are got done in incense. First of all, the receiving IC which a spec, pattern of a wafer to he satisfied with the following electrical optical characteristic that produced receiving IC of 5V and structure are determined, and did one-chip is made. On the other hand, the time when AR layer of double is $Si_{3}N_{4}/SiO_{2}=1500/1800$ has an optical reflectivity of less than $10{\%}$ on an incidence optical wavelength of 660 ,and, in case of photo detector which reverse voltage made with 1.8V runs in 1.65V, an error about a change of thickness is very the thickness that can be improved surely. And, as for the optical current characteristic, about 5 times increases had the optical current with 274nA in 55nA when Pc was -27dBm. A BJT process is used, and receiving IC running electricity suitable for low voltage and an optical characteristic in minimum 1.8V with a base with two phases is made with one chip. IC of low voltage operates in 1.8V and 3.0V at the same time, and optical link receiving IC is going to be implemented

• 한국통신학회논문지
• /
• 제40권9호
• /
• pp.1693-1698
• /
• 2015

본 논문은 이중 펄스 폭을 지닌 PFM(Pulse-Frequency Modulator) 부스트 변환기를 제안한다. 부스트 변환기의 구동 회로 구조는 밴드 갭 기준 전압 발생 회로와 이를 이용해 여러 가지의 기준 전압을 생성하는 기준 전압 발생 회로, 소프트 시동 회로, 에러 증폭기, 고속 전압 비교기, 인덕터 전류 센싱 회로, 펄스 폭 발생 회로로 구성되어있다. 변환기는 부하 전류 상태에 따라 서로 다른 최대 인덕터 전류 값을 갖도록 구성해 부하 범위를 넓히고, 출력 전압 리플을 감소하도록 했다. 제안된 PFM 부스트 변환기는 입력 전압으로 3.7V를 받고, 18V의 출력 전압을 생성한다. 구동 가능한 부하 전류는 0.1~300mA의 범위를 가진다. 모의실험 결과 저 부하 전류 동작 구간에서 0.43%, 고 부하 전류 동작 구간에서는 0.79%의 출력 전압 리플을 보였다. 변환기는 저 부하 구간에서 85%의 효율을 나타내며 20mA에서 86.4%로 최대의 효율을 나타냈다.

• 전자공학회논문지 IE
• /
• 제43권1호
• /
• pp.16-24
• /
• 2006

본 논문에서는 생체신호의 발생을 자유롭게 조절 할 수 있는 전정기관으로부터 생성된 전기신호를 추출하여 window discriminator로 필요한 신호를 선택한 후, BCI 시스템을 적용하여 정밀하고 정확한 제어가 가능하고 멀티채널을 이용하여 데이터를 처리할 수 있는 통합 시스템을 구현하였다. 전정신경세포의 흥분신호를 검출하는 전치증폭기는 측정된 이득이 47.6dB, 왜율은 100 Hz에서 측정 시 0.005%이었으며, 입력임피던스 특성은 12M$\Omega$이었다. Window discriminator는 2개의 CPU를 사용하여 역할을 분담함으로써 처리 속도를 증가시켰고, ADC 샘플링 주파수는 87kHz이었으며, 기존 시스템보다 분해능이 2배, 변별 오차는 10배가 향상되었음을 알 수 있었다. 제안된 방법이 뇌파분석법 보다 100ms동안 축적된 데이터양이 약 100배 정도 감소되었음을 입증하였다.

• 전자공학회논문지SC
• /
• 제43권5호
• /
• pp.28-35
• /
• 2006

본 논문은 회로 구성 블록으로 CMOS 연산 트랜스컨덕턴스 증폭기(OTA)를 사용한 새로운 3.3-1 V 동기식 buck DC/DC 컨버터를 제안한다. PWM 회로의 오차 증폭기 OTA는 온도 안정성 향상을 위해 보상되었다. 보상된 OTA 트랜스컨덕턴스 이득의 온도 계수는 $0-100^{\circ}C$ 범위에서 $150\;ppm/^{\circ}C$ 이하이다. $0.35{\mu}m$ 표준 CMOS 공정으로 HSPICE 시뮬레이션을 수행한 결과는 40-125 mA의 부하 전류 범위에서 제안된 컨버터의 효율이 80% 이상임을 보여준다. 이러한 결과는 제안된 컨버터가 전지로 동작되는 시스템에 이용하기에 적당함을 보여준다.