• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.31-31
• /
• 2008

고주파 잡음 발생과 고집적화 문제 해결을 위해 고용량 디커플링 캐패시터를 기판에 내장하는 연구가 활발히 진행되고 있다. 본 연구에서는 초고주파 환경에서 고용량 기판 내장형 디커플링 캐패시터로의 응용을 위해 $BaTiO_3$박막을 에어로졸 데포지션 법을 이용하여 12~0.2 ${\mu}m$의 두께로 제조하였고 그 유전특성을 조사하였다. 그결과, 1 MHz에서 permittivity가 70, loss tangent은 3% 이하였으며, capacitance density는 $1{\mu}m$의 두께에서 59 nF/$cm^2$이었다. 하지만, 박막의 두께가 $1{\mu}m$ 이하에서는 XRD를 통해 결정성이 확인 되었음에도 큰 누설전류로 인해 유전특성을 확인할 수 없었다. 이 누설전류의 발생 원인을 조사하기 위해 $BaTiO_3$박막의 표면의 미세구조를 SEM으로 관찰한 결과 여러 결함들이 확인되었으며, 또한 전극 직경의 크기를 1.5 mm에서 0.33 mm로 작게 변화시킴으로서 그 유전특성을 조사하여 박막의 불균일성과 박막화의 가능성을 확인하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.42-42
• /
• 2007

In the future, electronic components will be integrated on flexible polymer substrates and then miniaturized by thin films using suitable thin film technologies. In this article, the concept of a room temperature CVD is demonstrated using $Bi_3NbO_7$ (BNO) films with a cubic fluorite structure and their structural and electrical properties were investigated in films deposited without substrate heating. Effects of substrate temperature on electrical properties of BNO films were also studied. Films deposited without substrate heating (real temperature of $50^{\circ}C$) show partially crystallized BNO single phases with grain size of approximately 6.5 nm. Their dielectric and leakage properties are comparable to those of films deposited by pulsed laser deposition at room temperature. The concept of room temperature CVD will become a new paradigm in the deposition of dielectric thin films for flexible electron device applications.

• 한국전자파학회논문지
• /
• 제21권4호
• /
• pp.362-370
• /
• 2010

본 논문에서는 저온 동시 소성 세라믹(Low Temperature Co-fired Ceramic: LTCC) 기술을 이용하여 Wi-Fi와 WiMAX에 적용할 수 있는 무선 전단부(RF front-end) 모듈을 구현하였다. 무선 전단부 모듈은 3개의 LTCC 대역 통과 여파기와 FBAR 여파기, embedded된 정합 회로, Wi-Fi와 WiMAX 모드 선택용 SPDT 스위치, 송 수신택용 SPDT 스위치 그리고 대역 선택용 SP4T 스위치로 구성되어 있다. 모드 선택용 SPDT 스위치의 DC block 패시터를 실장하기 위한 패드 패턴에서 LTCC의 적층 구조의 특성으로 인해 0.2~0.3 pF의 값을 가지는 기생 성분이 생기게 된다. 이러한 기생 성분은 설계된 회로의 매칭을 틀어지게 만들어 결과적으로 모듈의 전기적 성능을 저하시킨다. 따라서 기생 커패시터 성분에 상응하는 칩 인덕터를 DC block 커패시터 패드 패턴과 병렬로 달아서 기생 성분을 상쇄하여 모듈의 특성을 최적화하였다. 제작된 무선 전단부 모듈은 내부 접지(inner GND) 3개 층을 포함한 12층으로 설계되었으며, 크기는 $6.0mm{\times}6.0mm{\times}0.728mm$이다.

• 마이크로전자및패키징학회지
• /
• 제6권4호
• /
• pp.1-7
• /
• 1999

MCM-D 기판에 수동소자를 내장시키는 공정을 개발하였다. MCM-D 기판은 Cu/감광성 BCB를 각각 금속배선 및 절연막 재료로 사용하였고, 금속배선은 Ti/cu를 각각 1000$\AA$/3000$\AA$으로 스퍼터한 후 fountain 방식으로 전기 도금하여 3 um Cu를 형성하였으며, BCB 층에 신뢰성있는 비아형성을 위하여 BCB의 공정특성과 $C_2F_6$를 사용한 플라즈마 cleaning영향을 AES로 분석하였다. 이 실험에서 제작한 MCM-D 기판은 절연막과 금속배선 층이 각각 5개, 4개 층으로 구성되는데 저항은 2번째 절연막 위에 thermal evaporator 방식으로 NiCr을 600$\AA$증착하여 시트저항이 21 $\Omega$/sq가 되게 형성하였고. 인덕터는 coplanar 구조로 3, 4번째 금속배선층에 형성하였으며, 커패시터는 절연막으로 PECVD $Si_3N_4$를 900$\AA$증착한 후 1, 2번째 금속배선층에 형성하여 88nF/$\textrm {cm}^2$의 커패시턴스를 얻었다. 이 공정은 PECVD $Si_3N_4$와 thermal evaporation NiCr 공정을 이용함으로써 기존의 반도체 공정을 이용하여 MCM-D 기판에 수동소자를 안정적으로 내장시킬 수 있었다.