• Proceedings of the KIEE Conference
• /
• 2003.11c
• /
• pp.500-502
• /
• 2003

In this paper, we have designed a platform with MSC8101 processor for networked converter monitoring and diagnosis. MSC8101 is a dual processor type SOC(System On a Chip), which is consist of 16bit DSP and 32bit RISK CPM. As it have DSP and CPM, MSC8101 is competent for networking and data processing application. This MSC8101 platform is designed for networked monitoring and diagnosis, so it is important processing ability and networking capability.

• Journal of Power Electronics
• /
• v.18 no.6
• /
• pp.1866-1878
• /
• 2018

This paper presents a neutral point deviation and ripple compensation control method for application to 3-level NPC converters. The neutral point deviation and its harmonic components are analyzed with a focus on the average current flowing through the neutral point of the dc-link. This paper also proposes a control scheme to compensate for the neutral point deviation and dominant harmonic components under generalized unbalanced grid operating conditions. The positive and negative sequence components of the pole voltages and ac input currents are employed to accurately explain the behavior of 3-level NPC converters. Simulation and experimental results are presented to verify the validity of the proposed method.

• Proceedings of the KIPE Conference
• /
• 2019.07a
• /
• pp.320-321
• /
• 2019

철도 변전설비를 위한 싸이리스터 듀얼 컨버터 시스템은 기존의 다이오드 정류기로 구성된 변전설비 시스템과는 다르게 전동차 제동 시 발생하는 에너지를 안정적으로 계통(22.9kV)에 전달 가능하다. 본 논문에서는 싸이리스터 듀얼 컨버터의 실증 시험을 통해 기존에 제안된 제어기법을 검증하였다. 실증 시험의 경우 부산 호포 차량기지(전동차 6량 1편성) 시험용 전동차가 기동 시 싸이리스터 듀얼 컨버터에서는 882kW의 에너지를 공급하며, 제동 시 시험용 전동차에서 싸이리스터 듀얼 컨버터로 756kW의 에너지가 회생되는 것을 확인 및 분석하여 본 시스템의 타당성을 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2019.07a
• /
• pp.95-97
• /
• 2019

이 논문은 넓은 출력 전압 범위를 조절할 수 있는 새로운 듀얼 하프 브리지 LLC 공진 컨버터를 제안한다. 제안된 컨버터는 전압 더블러 모드와 전압 쿼드러플러 모드 두 가지 작동모드를 사용함으로써 좁은 스위칭 주파수 변동 범위에서도 넓은 출력 전압 범위를 조절할 수 있다. 또한 새로운 정류기 구조를 제안함으로써 출력 커패시터의 출력 전류 리플을 감소시켜 출력 커패시터의 크기를 감소시킨다. 따라서 제안된 컨버터는 넓은 출력전압 범위를 조절할 수 있으면서 높은 전력 밀도를 달성할 수 있다.

• Proceedings of the KIPE Conference
• /
• 2018.11a
• /
• pp.59-61
• /
• 2018

본 논문에서는 입력전류를 센싱 받지 않아도 역률 보상을 하는 새로운 단일단 브리지리스 AC-DC컨버터를 제안한다. 제안하는 컨버터의 스위치는 전구간에서 ZVS(Zero Voltage Switching) 턴 온을 성취하며, 다이오드는 전구간에서 ZCS(Zero Current Switching) 턴 오프를 성취한다. 제안하는 컨버터의 넓은 범위의 출력전압 제어와 간단한 전력 제어를 위해 SDAB(Semi-Dual Active Bridge)기반의 모듈레이션 기법을 적용하였다. 1kW급 50kHz의 스위칭 주파수를 갖는 시작품을 통해 본 논문의 타당성을 검증하였다.

• Progress in Superconductivity
• /
• v.5 no.1
• /
• pp.1-4
• /
• 2003

A five-year project for Nb-based single flux quantum (SFQ) circuits supported by Japan's Ministry of Economy Trade and Industry (METI) in Japan was started in September 2002. Since April 2003, the New Energy and Industrial Technology Development Organization (NEDO) has supported this Superconductor Network Device Project. The aim of the project is to improve the integration level of Nb-based SFQ circuits to several ten thousand Josephson junctions, in comparison with their starting integration level of only a few thousand junctions. Actual targets are a 20 GHz dual processor module for the servers and a 0.96 Tbps switch module for the routers. Starting in April 2003, the Nb project was merged with SFQ circuit research using a high-T$_{c}$ superconductor (HTS). The HTS research targets are a wide-band AD converter for mobile-phone base stations and a sampling oscilloscope for wide-band waveform measurements.

• Proceedings of the KIPE Conference
• /
• 2020.08a
• /
• pp.118-120
• /
• 2020

양극성 DC 배전 시스템에는 높은 전압과 낮은 전압을 가진 두 양극성 버스가 사용된다. 두 양극성 버스간의 양방향 전력제어를 위해 DAB 컨버터가 사용된다. 또한, 양극성 DC 버스에는 두 극성에 균등한 전력 흐름이 형성되지 않기 때문에 이를 해결하는 전압 벨런서가 각각의 양극성 DC 버스마다 필요하다. 따라서 양극성 DC 배전 시스템을 구동하기 위해서는 총 3개의 전력변환장치가 필요하고 다수의 장치로 인해 전력밀도와 전력변환효율이 낮아지게 된다. 이러한 문제를 해결하기 위해 복수의 양극성 DC 버스 전압을 벨런싱하고 양방향 전력제어도 가능한 새로운 구조의 DAB 컨버터를 제안한다. 기존의 3단 구조와 달리 전력변환단계를 하나로 줄일 수 있어 전력밀도와 전력변환효율이 상승하게 된다. 제안하는 DAB 컨버터는 입력과 출력에 인덕터를 사용하여 입력과 출력에 접속되는 두 양극성 DC 버스 전압의 벨런싱을 가능하게 한다. 3-kW급 프로토타입을 통해 제안한 컨버터의 성능을 검증한다.

• Proceedings of the KIPE Conference
• /
• 2020.08a
• /
• pp.261-262
• /
• 2020

본 논문은 DC/DC 위상천이 풀브릿지 컨버터의 과도상태 개선을 위한 듀얼모드 제어를 제안한다. 기존의 discontinuous conduction mode (DCM)과 continuous conduction mode (CCM)을 이용하여 운용하는 위상천이 풀브릿지 컨버터는 각 모드의 상이한 전압게인의 특성을 고려하지 않아 급격한 로드 변동시 출력 전압의 언더슈트 혹은 오버슈트가 크게 발생한다. 제안하는 듀얼모드 제어는 DCM과 CCM 각 모드 별개로 제어가 적용되고 출력 전류의 변화에 대응하는 적응형 feed-forward 제어가 적용되어 컨버터의 과도상태를 개선할 수 있다. 듀얼모드의 제어 방법의 성능과 타당성을 시뮬레이션을 통해 입증한다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.43 no.11 s.353
• /
• pp.83-89
• /
• 2006

This paper describes the design of I/Q channel 12bit Digital-to-Analog Converter(DAC) which shows the conversion rate of 120MHz and the power supply of 3.3V with 0.35um CMOS n-well 1-poly 4-metal process for advanced wireless transceiver. The proposed DAC utilizes 4-bit thermometer decoder with 3 stages for minimum glitch energy and linearity error. Also, using a optimized 4bit thermometer decoder for the decrement of the chip area. Integral nonlinearity(INL) of ${\pm}1.6LSB$ and differential nonlinearity(DNL) of ${\pm}1.3LSB$ have been measured. In single tone test, the ENOB of the proposed 12bit DAC is 10.5bit and SFDR of 73dB(@ Fs=120MHz, Fin=1MHz) is measured, respectively. Dual-tone test SFDR is 61 dB (@ Fs=100MHz, Fin=1.5MHz, 2MHz). Glitch energy of 31 pV.s is measured. The converter consumes a total of 105mW from 3.3-V power supply.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.50 no.9
• /
• pp.68-73
• /
• 2013

In this paper, we proposed a readout circuit of pulse waveform and rate for a U-health system to monitor health condition. For long-time operation without replacing or charging a battery, either pulse waveform or pulse rate is selected as the output data of the proposed readout circuit according to health condition of a user. The proposed readout circuit consists of a simple digital logic discriminator and a dual-mode ADC which operates in the ADC mode or in the count mode. Firstly, the readout circuit counts pulse rate for 4 seconds in the count mode using the dual-mode ADC. Health condition is examined after the counted pulse rate is accumulated for 1 minute in the discriminator. If the pulse rate is out of the preset normal range, the dual-mode ADC operates in the ADC mode where pulse waveform is converted into 10-bit digital data with the sampling frequency of 1 kHz. These data are stored in a buffer and transmitted by 620 kbps to an external monitor through a RF transmitter. The data transmission period of the RF transmitter depends on the operation mode. It is generally 1 minute in the normal situation or 1 ms in the emergency situation. The proposed readout circuit was designed with $0.11{\mu}m$ process technology. The chip area is $460{\times}800{\mu}m^2$. According to measurement, the power consumption is $161.8{\mu}W$ in the count mode and $507.3{\mu}W$ in the ADC mode with the operating voltage of 1 V.