• Title/Summary/Keyword: Divsor Latch

Search Result 1, Processing Time 0.016 seconds

HDL Design of UART Interface (UART 인터페이스의 HDL 설계)

  • Kim, Byung-Jun;Min, Tae-Hoon;Sohn, Seung-Il
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2012.05a
    • /
    • pp.588-591
    • /
    • 2012

  • 인터넷 사용량의 증가와 네트워크 망 기술의 발달로 인해 데이터는 대용량화 되어지는 반면 휴대기기는 고속화와 소형화가 되어 지면서 직렬 포트를 이용한 외부 장치들과 데이터 송 수신이 가능한 인터페이스가 요구되고 있다. 본 논문에서는 16바이트의 버퍼링을 제공하는 UART 인터페이스를 HDL로 설계하여 내부 모듈과 외부 장치들 간의 데이터 전송이 가능하도록 하였고, Modelsim 6.1로 시뮬레이션 하였다.

  • PDF