• 한국지반환경공학회 논문집
• /
• 제19권3호
• /
• pp.15-24
• /
• 2018

전자기파는 주변 매질의 전기전도도와 유전율에 민감한 영향을 받기 때문에 지반의 특성을 평가하는데 널리 이용되고 있다. 본 연구에서는 염수환경에서도 다양한 농도의 중금속을 검측하기 위하여 시간영역반사법을 이용한 전자기파 측정 프로브를 제작하였다. 중금속으로는 구리를 사용하였으며, 실내 실험을 통해 구리 농도에 따라 적용 가능한 프로브를 선정하였다. 실내 실험에서는 염도 3%의 염수에 용해된 구리의 농도가 0, 0.01, 0.05, 0.1, 0.5, 1, 5, 그리고 10mg/L가 되도록 8단계로 용액을 조성하였다. 프로브는 염수에서도 전자기파를 측정할 수 있도록 5가지의 각기 다른 절연재로 코팅하여 비교하였다. 코팅재로는 에폭시, 탑코트, 바니쉬, 아크릴페인트, 히팅튜브를 사용하였으며 코팅재에 따른 전자기파의 신호 특성을 분석하였다. 실험 결과, 아크릴페인트와 히팅튜브로 코팅된 프로브는 구리 농도에 따른 신호 변화가 관측되지 않았으며, 에폭시, 탑코트, 바니쉬의 경우 구리 농도가 증가함에 따라 반사된 전자기파의 전압의 크기가 감소하는 것으로 나타났다. 에폭시로 1회 코팅한 프로브와 탑코트로 코팅한 프로브는 구리의 농도가 5mg/L 이하일 때 민감한 반응을 보였으나 에폭시로 2회 코팅한 경우, 구리의 농도가 5mg/L보다 클 때 더 민감하게 반응하였다. 본 연구의 결과는 절연재로 코팅된 시간영역반사법을 이용한 전자기파 측정 프로브가 염수에 녹아있는 중금속의 농도를 평가하는데 활용될 수 있음을 보여준다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 하계학술대회 논문집 Vol.5 No.2
• /
• pp.611-614
• /
• 2004

[ $Ba(Zn_{1/3}Nb_{2/3})O_3$ ] (BZN) 세라믹스의 소결 온도는 약 $1350^{\circ}C$ 이다. 그러나 $B_2O_3$가 첨가된 경우, BZN 세라믹스는 $900^{\circ}C$에서 소결되었다. $BaB_4O_7$, $BaB_2O_4$ 그리고 $BaNb_2O_6$ 이차상이 $B_2O_3$가 첨가된 BZN 세라믹스에서 관찰되었다. $BaB_4O_7$과 $BaB_2O_4$ 이차상은 약 $900^{\circ}C$에서 공정 온도를 가지기 때문에 $B_2O_3$를 첨가한 BZN 세라믹스론 $900^{\circ}C$에서 소결하는 동안 액상으로 존재할 것으로 여겨지며, 그것이 BZN 세라믹스의 소결온도를 낮출 것으로 생각된다. 소결 온도의 증가에 따라 유전 상수 ($\varepsilon_r$)와 품질 계수 ($Q{\times}f$)의 값은 증가하였는데, 이는 밀도의 증가에 기인한다. 그러나 $B_2O_3$의 첨가량이 많은 경우 Q 값은 감소하는데, 이는 이차상의 존재가 품질계수의 저하를 초래한다고 생각된다. 2.0 mol% $B_2O_3$가 첨가된 BZN 세라믹스를 $950^{\circ}C$에서 2시간 동안 소결하는 경우, $Q{\times}f$=13.600 GHz, $\varepsilon_r$=37.6 그리고 공진 주파수 온도계수 ($\tau_f$) = 19 ppm/$^{\circ}C$의 유전특성을 얻을 수 있었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2010년도 하계학술대회 논문집
• /
• pp.306-306
• /
• 2010

21 세기는 언제, 어디에서, 누구나가 정보를 자유롭게 염가에 이용할 수 있는 유비쿼터스 정보사회가 될 것으로 예상하고 있다. 이러한 유비쿼터스 사회가 실현되기 위해서는 필연적으로 대두되고 있는 과제가 에너지 공급원의 문제이다. 휴대용 전자제품이나 소형 에너지 공급원으로 지금까지 주로 전지가 사용되어 왔지만 이것들은 교환 및 충전이 불가피하다. 이러한 불편함을 개선하기위해 교환과 충전이 불필요하거나 아주 장시간동안 공급해주는 형태의 에너지 공급원의 필요성이 대두되고 있다. 이러한 에너지 공급원으로 최근에 많은 연구가 되고 있는 것이 주위의 환경으로부터 버려지는 에너지를 수확(harvesting)하여 전력으로 변환하는 에너지 하베스팅 (energy harvesting)기술이 연구 개발되고 있다. 에너지 하베스팅 응용을 위해서 사용되어지는 압전 세라믹스는 전압출력계수 ($g_{33}$)가 커야하는데 이것은 압전상수 ($d_{33}$)와 유전상수 (${\varepsilon}_{\tau}$)의 값에 영향을 받는 것으로 알려져있다. 그 중에서 우수한 전기적 특성 때문에 PZT를 기반으로 하는 압전 세라믹스가 사용되어져왔다. 그러나 Pb의 높은 유독성과 Pb를 포함하는 제품들의 처분문제들로 인해 제조에 관한 많은 문제점들을 지니고있다. 그리하여, Pb를 포함하지 않는 Pb-free계에 관한 연구가 전세계적으로 활발히 진행되고 있다. 다양한 Pb-free계 후보자들 가운데 $K_{0.5}Na_{0.5}NbO_3$ (KNN)는 높은 큐리온도와 좋은 강유전 특성 및 압전특성 때문에 PZT를 대체할 가장 장래성있는 대안들 중의 하나로 고려되고 있다. 그러나 고온에서 알칼라인 원소들의 높은 휘발성 때문에 보통의 소결공정으로는 소결이 잘되고 치밀한 세라믹스를 얻기가 어렵다. 많은 연구에서 KNN 세라믹스의 소결성을 개선하기 위하여 강유전 또는 반강유전체인 $SrTiP_3$와 $LiTaO_3$를 고용체 형성에 포함시키고 또한 $K_4CuNb_8O_{23}$, $MnO_2$, CuO등과 같은 소결조제를 첨가하여 압전 특성과 소결성을 개선시켰다. 따라서 본 연구에서는 비화학양론적 (1-X)[$[(K_{0.5}Na_{0.5}]_{0.97}(Nb_{0.96}Sb_{0.04})O_3]$ + 0.008CuO + 0.2wt% $Ag_2O$ + X $CeMnO_3$의 조성을 사용하여 A사이트와 B 사이트에 각각 Ce이온과 Mn 이온의 치환량을 변화하여 그에 따른 유전 및 압전특성을 조사하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2010년도 하계학술대회 논문집
• /
• pp.307-307
• /
• 2010

최근 유한연료의 고갈로 인해 세계 유가가 불안정 됨으로서 대체 에너지에 대한 연구가 많이 진행 되고 있다. 특히 압전 소자를 이용한 에너지 하베스팅은 압전 역효과를 이용한 것으로서 주변에서 무의미하게 버려지는 진동이나 바람, 열 에너지를 실 생활에 사용할 수 있는 전기 에너지로 변환할 수 있는 유망한 기술 중 하나이다. 이러한 에너지 하베스팅 기술은 일본과 같은 선진국에서 이미 지하철 및 일반 다리와 같이 진동이 극히 많은 곳에서 응용되고 있다. 이러한 에너지 하베스팅 기술을 응용 하려면 전압출력 계수($g_{33}$)가 높아야 한다. 이것은 압전 d 상수와 유전상수에 영향을 많이 받는 것으로 알려져 있다. 현재가지 응용되는 압전 하베스팅 조성은 Pb(Zr,Ti)$O_3$ (PZT)를 기초로한 세라믹이 응용되고 있다. Pb(Zr,Ti)$O_3$ (PZT) 세라믹은 Morpohotropic phase boundary(MPB)에서 전기기계 결합계수 (kp) 와 기계적 품질계수 (Qm) 이 각각 0.5와 500으로 우수한 특성을 나타낸다. 또한 큐리온도 (Tc) 도 $400^{\circ}C$로 온도 안정성 또한 높다. 하지만 $1000^{\circ}C$ 이상에서 소결하는 PbO는 소결 중 급격한 휘발로 환경적 오염 뿐 아니라 특성의 저하를 야기시킨다. 그래서 몇몇 나라에서는 그 사용을 제한하고 점차적으로 사용을 줄여 나가고 있는 동시에 PbO가 첨가되어 있지 않은 Lead-Free 세라믹의 연구가 많이 진행되고 있다. Lead-Free 세라믹 중 alkaline niobate를 기초로 한 페로브스카이트 구조의 ($Na_{0.5}K_{0.5})NbO_3$ (NKN) 은 PbO를 기초로 한 세라믹을 대체할 유망한 후보자 중 하나이다. 하지만 NKN세라믹의 K 성분의 조해성 및 고온에서의 휘발로 인해 일반 적인 소결 방법으로는 고밀도의 세라믹을 얻기 매우 어렵다. 그래서 Hot pressing, Hot forging, RTGG(Reactive Template Grain Growth), SPS(Spark plasma Sintering)와 같은 특별한 소결 법을 이용하거나 $K_8CuNb_4O_{23}$(KCN) 이나 $K_{5.4}Cu_{1.3}Ta_{10}O_{29}$(KCT) 등을 첨가하여 그 소결성을 향상 시키는 방법도 있다. 또한 압전 d상수를 향상 시키기 위해 $Nb_2O_5$나, $La_2CO_3$, $CeO_2$, $Li_2CO_3$ 등을 치환함으로써 압전 d상수를 향상 시켜 전압출력 계수를 높이는 연구 또한 많은 보고가 되어 있다. 특히 $Li_2CO_3$의 첨가는 일반 적인 소결 방법으로도 밀도의 조밀함을 향상 시켜 그에 따른 높은 유전율과 전기기계 결합계수, 압전 d상수를 가져 많은 연구가 되어지고 있다. 그래서 본 연구에서는 일반적인 ($K_{0.5}N_{0.5})_{1-x}Li_x(Nb_{0.96}Sb_{0.04})O_3$ + 0.2mol%$La_2O_3$ + 1.2mol%$K_8CuNb_4O_{23}$ 세라믹에 x(=Li) 치환에 따른 유전 및 압전특성을 조사하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.431-432
• /
• 2012

In the era of 20 nm scaled semiconductor volume manufacturing, Microelectronics Manufacturing Engineering Education is presented in this paper. The purpose of microelectronic engineering education is to educate engineers to work in the semiconductor industry; it is therefore should be considered even before than technology development. Three Microelectronics Manufacturing Engineering related courses are introduced, and how undergraduate students acquired hands-on experience on Microelectronics fabrication and manufacturing. Conventionally employed wire bonding was recognized as not only an additional parasitic source in high-frequency mobile applications due to the increased inductance caused from the wiring loop, but also a huddle for minimizing IC packaging footprint. To alleviate the concerns, chip bumping technologies such as flip chip bumping and pillar bumping have been suggested as promising chip assembly methods to provide high-density interconnects and lower signal propagation delay [1,2]. Aluminum as metal interconnecting material over the decades in integrated circuits (ICs) manufacturing has been rapidly replaced with copper in majority IC products. A single copper metal layer with various test patterns of lines and vias and $400{\mu}m$ by $400{\mu}m$ interconnected pads are formed. Mask M1 allows metal interconnection patterns on 4" wafers with AZ1512 positive tone photoresist, and Cu/TiN/Ti layers are wet etched in two steps. We employed WPR, a thick patternable negative photoresist, manufactured by JSR Corp., which is specifically developed as dielectric material for multi- chip packaging (MCP) and package-on-package (PoP). Spin-coating at 1,000 rpm, i-line UV exposure, and 1 hour curing at $110^{\circ}C$ allows about $25{\mu}m$ thick passivation layer before performing wafer level soldering. Conventional Si3N4 passivation between Cu and WPR layer using plasma CVD can be an optional. To practice the board level flip chip assembly, individual students draw their own fan-outs of 40 rectangle pads using Eagle CAD, a free PCB artwork EDA. Individuals then transfer the test circuitry on a blank CCFL board followed by Cu etching and solder mask processes. Negative dry film resist (DFR), Accimage$^{(R)}$, manufactured by Kolon Industries, Inc., was used for solder resist for ball grid array (BGA). We demonstrated how Microelectronics Manufacturing Engineering education has been performed by presenting brief intermediate by-product from undergraduate and graduate students. Microelectronics Manufacturing Engineering, once again, is to educating engineers to actively work in the area of semiconductor manufacturing. Through one semester senior level hands-on laboratory course, participating students will have clearer understanding on microelectronics manufacturing and realized the importance of manufacturing yield in practice.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.477-477
• /
• 2008

For more than three decades, the gate dielectrics in CMOS devices are $SiO_2$ because of its blocking properties of current in insulated gate FET channels. As the dimensions of feature size have been scaled down (width and the thickness is reduced down to 50 urn and 2 urn or less), gate leakage current is increased and reliability of $SiO_2$ is reduced. Many metal oxides such as $TiO_2$, $Ta_2O_4$, $SrTiO_3$, $Al_2O_3$, $HfO_2$ and $ZrO_2$ have been challenged for memory devices. These materials posses relatively high dielectric constant, but $HfO_2$ and $Al_2O_3$ did not provide sufficient advantages over $SiO_2$ or $Si_3N_4$ because of reaction with Si substrate. Recently, $HfO_2$ have been attracted attention because Hf forms the most stable oxide with the highest heat of formation. In addition, Hf can reduce the native oxide layer by creating $HfO_2$. However, new gate oxide candidates must satisfy a standard CMOS process. In order to fabricate high density memories with small feature size, the plasma etch process should be developed by well understanding and optimizing plasma behaviors. Therefore, it is necessary that the etch behavior of $HfO_2$ and plasma parameters are systematically investigated as functions of process parameters including gas mixing ratio, rf power, pressure and temperature to determine the mechanism of plasma induced damage. However, there is few studies on the the etch mechanism and the surface reactions in $BCl_3$ based plasma to etch $HfO_2$ thin films. In this work, the samples of $HfO_2$ were prepared on Si wafer with using atomic layer deposition. In our previous work, the maximum etch rate of $BCl_3$/Ar were obtained 20% $BCl_3$/ 80% Ar. Over 20% $BCl_3$ addition, the etch rate of $HfO_2$ decreased. The etching rate of $HfO_2$ and selectivity of $HfO_2$ to Si were investigated with using in inductively coupled plasma etching system (ICP) and $BCl_3/Cl_2$/Ar plasma. The change of volume densities of radical and atoms were monitored with using optical emission spectroscopy analysis (OES). The variations of components of etched surfaces for $HfO_2$ was investigated with using x-ray photo electron spectroscopy (XPS). In order to investigate the accumulation of etch by products during etch process, the exposed surface of $HfO_2$ in $BCl_3/Cl_2$/Ar plasma was compared with surface of as-doped $HfO_2$ and all the surfaces of samples were examined with field emission scanning electron microscopy and atomic force microscope (AFM).

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.169-169
• /
• 2008

To keep pace with scaling trends of CMOS technologies, high-k metal oxides are to be introduced. Due to their high permittivity, high-k materials can achieve the required capacitance with stacks of higher physical thickness to reduce the leakage current through the scaled gate oxide, which make it become much more promising materials to instead of $SiO_2$. As further studying on high-k, an understanding of the relation between the etch characteristics of high-k dielectric materials and plasma properties is required for the low damaged removal process to match standard processing procedure. There are some reports on the dry etching of different high-k materials in ICP and ECR plasma with various plasma parameters, such as different gas combinations ($Cl_2$, $Cl_2/BCl_3$, $Cl_2$/Ar, $SF_6$/Ar, and $CH_4/H_2$/Ar etc). Understanding of the complex behavior of particles at surfaces requires detailed knowledge of both macroscopic and microscopic processes that take place; also certain processes depend critically on temperature and gas pressure. The choice of $BCl_3$ as the chemically active gas results from the fact that it is widely used for the etching o the materials covered by the native oxides due to the effective extraction of oxygen in the form of $BCl_xO_y$ compounds. In this study, the surface reactions and the etch rate of $Al_2O_3$ films in $BCl_3/Cl_2$/Ar plasma were investigated in an inductively coupled plasma(ICP) reactor in terms of the gas mixing ratio, RF power, DC bias and chamber pressure. The variations of relative volume densities for the particles were measured with optical emission spectroscopy (OES). The surface imagination was measured by AFM and SEM. The chemical states of film was investigated using X-ray photoelectron spectroscopy (XPS), which confirmed the existence of nonvolatile etch byproducts.

• 한국전기전자재료학회논문지
• /
• 제26권8호
• /
• pp.597-601
• /
• 2013

The accelerated thermal aging of a CSPE were carried out for 0, 80.82, 161.63 days at $100^{\circ}C$, which are equal to 0, 40 and 80 years of aging at $50^{\circ}C$, respectively. The volume electrical resistivities of the seawater and freshwater flooding were measured through 3-terminal circuit diagram. The volume electrical resistivities of the 0y, 40y and 80y were $2.454{\times}10^{13}{\sim}1.377{\times}10^{14}{\Omega}{\cdot}cm$, $1.121{\times}10^{13}{\sim}7.529{\times}10^{13}{\Omega}{\cdot}cm$ and $1.284{\times}10^{13}{\sim}8.974{\times}10^{13}{\Omega}{\cdot}cm$ at room temperature, respectively. The dielectric constant of the 0y, 40y and 80y were 2.922~3.431, 2.613~3.285 and 2.921~3.332 at room temperature, respectively. It is certain that the ionic ($Na^+$, $Cl^-$, $Mg^{2+}$, ${SO_4}^{2-}$, $Ca^{2+}$, $K^+$) conduction current was formed by the salinity of the seawater. The volume electrical resistivity of the cleaned CSPE via freshwater trends slightly upward with the number of dried days at room temperature. As a result, the $CH_2$ component of thermally accelerated aged CSPE decreased after seawater and freshwater flooding for 5 days respectively, whereas the atoms such as Cl, O, Pb, Al, Si, Sb, S related with the conducting ion ($Na^+$, $Cl^-$, $Mg^{2+}$, ${SO_4}^{2-}$, $Ca^{2+}$, $K^+$) component increased relatively.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2005년도 하계학술대회 논문집 Vol.6
• /
• pp.363-364
• /
• 2005

LTCC(low temperature co-fired ceramics)용 glass/ceramic 복합체를 제조하기 위해 3종류 의 glass를 선정하고 filler로 $Al_2O_3$ 와 $TiO_2$를 사용하여 glass frit에 따른 소결 및 유전 특성에 대하여 조사하였다. Glass frit은 lead-borosilicate(PBS), zinc-borosilicate(ZBS), bismuth-borosilicate(BBS) glass 조성을 사용하였고 1100~$1400^{\circ}C$에서 melting시킨 후 quenching하여 frit화하였다. $Al_2O_3$와 $TiO_2$ filler에 10~50 vol%로 glass frit을 각각 혼합한 후 600~$950^{\circ}C$에서 2시간 동안 소결한 결과 50 vol% glass frit 일 때 $900^{\circ}C$ 이하에서 소성이 가능하였다. 유전특성은 $900^{\circ}C$에서 $Al_2O_3$-50vol%PBS($\varepsilon_{r}$=8.8, $Q{\times}f_o$=4,900, $\tau_f$=-24), $Al_2O_3$-50vol% ZBS($\varepsilon_{r}$=5.7, $Q{\times}f_o$=17,800, $\tau_f$=-21), $Al_2O_3$-50vol%BBS($\varepsilon_{r}$=11.1, $Q{\times}f_o$= 2,080, $\tau_f$=-48), $TiO_2$-50vol%PBS($\varepsilon_{r}$=18.6, $Q{\times}f_o$=3,800, $\tau_f$=+135), $TiO_2$-50vol%ZBS($\varepsilon_{r}$=36.4, $Q{\times}f_o$= 7,500, $\tau_f$=+159), $TiO_2$-50vol%BBS($\varepsilon_{r}$=56.4, $Q{\times}f_o$=520, $\tau_f$=+119)을 나타내었다. 따라서 LTCC용 기판재료 및 마이크로파 유전체로 응용이 가능한 것으로 확인되었다.

• 한국전기전자재료학회논문지
• /
• 제24권3호
• /
• pp.182-187
• /
• 2011

In this paper, PBTI characteristics of NMOSFETs with La incorporated HfSiON and HfON are compared in detail. The charge trapping model shows that threshold voltage shift (${\Delta}V_{\mathrm{T}}$) of NMOSFETs with HfLaON is greater than that of HfLaSiON. PBTI lifetime of HfLaSiON is also greater than that of HfLaON by about 2~3 orders of magnitude. Therefore, high charge trapping rate of HfLaON can be explained by higher trap density than HfLaSiON. The different de-trapping behavior under recovery stress can be explained by the stable energy for U-trap model, which is related to trap energy level at zero electric field in high-k dielectric. The trap energy level of two devices at zero electric field, which is extracted using Frenkel-poole emission model, is 1,658 eV for HfLaSiON and 1,730 eV for HfLaON, respectively. Moreover, the optical phonon energy of HfLaON extracted from the thermally activated gate current is greater than that of HfLaSiON.