• 정보처리학회논문지D
• /
• 제13D권2호
• /
• pp.165-174
• /
• 2006

데이터베이스 개발자나 사용자는 새로운 데이터베이스 시스템이 개발되거나 기존 데이터베이스 시스템에 새로운 기능이 추가되면 벤치마크를 통해 해당 시스템이나 기능의 성능을 점검하게 된다. 본 논문에서는 데이터베이스 시스템을 위한 벤치마크 통합 도구를 제안한다. 벤치마크 통합도구는 범용 벤치마크, 주문 벤치마크, 혼합 벤치마크를 사용자가 하나의 사용자 인터페이스를 사용하여 쉽게 수행할 수 있도록 지원한다. 텍스트 데이터 생성과 관련하여, 벤치마크 통합도구는 3가지 데이터 형에 대해 8가지 데이터분포를 제공하여 실세계와 유사한 데이터 생성을 수행하도록 돕는다. 또한 벤치마크 통합도구에서는 3가지 서로 다른 방법을 사용하여 XML 데이터를 생성하도록 지원한다. 사용자들은 벤치마크 통합도구의 작업부하 생성기능을 사용하여 실세계와 유사한 환경에서 벤치마크를 수행할 수 있다. 벤치마크 통합도구는 사용자가 새로운 범용 벤치마크나 주문 벤치마크를 쉽게 구현할 수 있도록 지원한다. 본 논문에서는 새로운 주문 벤치마크를 벤치마크 통합도구에 쉽게 추가할 수 있음을 예를 통해 보인다.

• ETRI Journal
• /
• 제23권3호
• /
• pp.138-149
• /
• 2001

Due to the rapidly growing complexity of VLSI circuits, test methodologies based on delay testing become popular. However, most approaches cannot handle custom logic blocks which are described by logic functions rather than by circuit primitive elements. To overcome this problem, a new path delay test generation algorithm is developed for custom designs. The results using benchmark circuits and real designs prove the efficiency of the new algorithm. The new test generation algorithm can be applied to designs employing intellectual property (IP) circuits whose implementation details are either unknown or unavailable.

• 대한임베디드공학회논문지
• /
• 제11권2호
• /
• pp.97-105
• /
• 2016

Microcontrollers (MCUs) for endpoint smart sensor devices of internet-of-thing (IoT) are being implemented as system-on-chip (SoC) with on-chip instruction flash memory, in which user firmware is embedded. MCUs directly fetch binary code-based instructions through bit-line sense amplifier (S/A) integrated with on-chip flash memory. The S/A compares bit cell current with reference current to identify which data are programmed. The S/A in reading '0' (erased) cell data consumes a large sink current, which is greater than off-current for '1' (programmed) cell data. The main motivation of our approach is to reduce the number of accesses of erased cells by binary code level transformation. This paper proposes a built-in write/read path architecture using binary code inversion method based on hot-spot region detection of instruction code access to reduce sensing current in S/A. From the profiling result of instruction access patterns, hot-spot region of an original compiled binary code is conditionally inverted with the proposed bit-inversion techniques. The de-inversion hardware only consumes small logic current instead of analog sink current in S/A and it is integrated with the conventional S/A to restore original binary instructions. The proposed techniques are applied to the fully-custom designed MCU with ARM Cortex-M0$^{TM}$ using 0.18um Magnachip Flash-embedded CMOS process and the benefits in terms of power consumption reduction are evaluated for Dhrystone$^{TM}$ benchmark. The profiling environment of instruction code executions is implemented by extending commercial ARM KEIL$^{TM}$ MDK (MCU Development Kit) with our custom-designed access analyzer.

• 한국정보처리학회논문지
• /
• 제4권8호
• /
• pp.2120-2132
• /
• 1997

아날로그 집적회로 설계 자동화를 위한 레이아웃 자동화 도구를 제안하였다. 구현된 시스템은 완전 주문형 방식을 채택하고 아날로그 레이아웃의 제약 조건을 고려하였다. 기존의 아날로그 레이아웃 자동화 도구들이 가지고 있는 단점을 보완하기 위하여 변수화된 모듈 라이브러리를 개발, 복잡한 아날로그 모듈들의 레이아웃을 지원하여 확장성을 극대화하였다. 또한 배선 과정에는 기존의 디크스트라 알고리즘을 개선한 종적 다중 경로 알고리즘을 적용하였다. 구현된 아날로그 레이아웃 자동화 도구는 비교기, 연산증폭기 그리고 필터등의 시험회로를 대상으로 시험 수행하였다. 기존의 자동화 도구인 OPASYN과 비교하여 웰 합병과 인터디지트형의 모듈로 레이아웃이 수행된 결과를 얻을 수 있었다.