A Study on Threshold Voltage Degradation by Loss Effect of Trapped Charge in IPD Layer for Program Saturation in a MLC NAND Flash Memory (멀티레벨 낸드 플래쉬 메모리 프로그램 포화 영역에서의 IPD 층에 트랩된 전하의 손실 효과에 의한 문턱 전압 저하 특성에 대한 연구)
-
- Journal of the Microelectronics and Packaging Society
- /
- v.24 no.3
- /
- pp.47-52
- /
- 2017