• Journal of the Microelectronics and Packaging Society
• /
• v.20 no.1
• /
• pp.7-13
• /
• 2013

3D stacked IC is one of the promising candidates which can keep Moore's law valid for next decades. IC can be stacked through various bonding technologies and they were reviewed in this report, for example, wafer direct bonding and atomic diffusion bonding, etc. As an effort to reduce the high temperature and pressure which were required for high bonding strength in conventional Cu-Cu thermo-compression bonding, surface activated bonding, solid liquid inter-diffusion and direct bonding interface technologies are actively being developed.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 1994.11a
• /
• pp.165-165
• /
• 1994

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.195.1-195.1
• /
• 2013

Cu는 금속 박막재료로서 높은 전기전도성을 지니고 있을 뿐만 아니라 Ag, Al, Pt 등 보다 비용이 저렴하여, 높은 전기전도성을 필요로 하는 박막 재료로써 폭넓게 사용되고 있다. 그러나, 낮은 기계적 특성을 지니고 있어서 interconnect와 같은 작은 단면적의 배선재료로 사용될 경우, 높은 전류밀도에 따른 electromigration 현상에 의하여 hillock 또는 void의 형성 등 박막재료의 변형이 생기게 되어서 전자소자의 수명이 단축된다는 단점이 있다. TiN은 금속재료 못지않은 높은 전기 전도성을 지니고 있을 뿐만 아니라, 금속재료에 비하여 높은 기계적 특성과 녹는점을 지니고 있어 다양한 분야로 사용되고 있다. 본 연구에서는 Cu와 TiN composite 박막을 soda-lime glass위에 증착하여 낮은 비저항 뿐만 아니라 Cu와 비교하여 기계적 특성이 향상된 박막을 제작하고자 하였다. Cu와 TiN composite 박막 증착을 위하여 DC reactive magnetron co-sputtering 장비를 사용하였으며, Cu와 Ti 타겟 power, Ar:N2 유량비(Flow rate)을 변화시켜 Cu와 Ti의 조성비 및 TiN의 결정성을 조절하였고, 이를 통하여 박막의 TiN 조성에 따른 낮은 비저항 값과 순수한 Cu 박막과 비교하여 높은 기계적 특성을 지닌 Cu-TiN 박막을 증착하였다. Cu-TiN composite 박막의 구조 및 조성은 SEM (Scanning Electron Microscope), EDS (Energy Dispersive Spectrometer), XPS (X-ray Photoelectron Spectroscopy)장비를 사용하여 분석하였으며, 전기전도도는 4-point probe를 사용하여 측정하였고, Knoop hardness 측정방법을 사용하여 박막의 기계적 특성을 측정하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2016.11a
• /
• pp.174.1-174.1
• /
• 2016

무전해 도금법은 외부 전원을 인가하지 않고 환원제를 이용하여 자발적으로 금속 도금층을 형성시키는 기술로, 용액내의 환원제가 산화될 때 방출되는 전자가 금속 이온에 전이하여 금속을 코팅하는 기술이다. 그 중에서도 Cu 무전해도금은 박막 형성의 용이성 및 간단한 제조 공정으로 인한 제조 원가 절감 등의 장점으로 인해 반도체 소자 배선부분에서 건식방식으로 발생되는 한계점들에 대한 해결 기술로 주목받고 있다. 또한, 이 기술은 금속 이온이 환원제에 의해 금속으로 석출되기 때문에, 피도금물이 무전해 도금액과 균일하게 접촉하고 있으면 균일한 도금 두께를 얻을 수 있는 장점이 있어서 복잡하고 다양한 형상의 제품에 적용이 가능하다. 본 연구에서는 플라스틱, PCB 등 다양한 기판에 도금 환원제, 온도 및 시간 등 도금변수를 변경하여 Cu 도금막을 형성한 후 그 특성을 평가하였다. 도금층 두께 분석을 위해 field emission scanning electron microscope (FE-SEM), energy-dispersive spectroscopy (EDS)를 사용하였으며, 박리성 평가를 위해 cross-cutting test를 실시하였다. 실험 결과, 두께 $1{\sim}3{\mu}m$ 급의 균일한 도금층이 형성된 것을 확인하였으며, $85^{\circ}C/85%$ 고온고습 조건에서 168시간 후 박리성 평가 결과, 결함 없는 양호한 표면을 나타내었다.

• Journal of the Microelectronics and Packaging Society
• /
• v.7 no.3
• /
• pp.31-36
• /
• 2000

We developed embedded inductors in MCM-D substrate for RF applications. The increasing demand for high density packaging was the driving forces to the development of MCM-D technology. Most of these development efforts have been focused on high performance digital circuits. However, recently there is a great need fur mixed mode circuits with a combination of digital, analog and microwave devices. Mixed mode modules often have a large number of passive components that are connected to a small number of active devices. Integration of passive components into the high density MCM substrate becomes desirable to further reduce cost, size, and weight of electronic systems while improving their performance and reliability. The proposed MCM-D substrate was based on Cu/photosensitive BCB multilayer and Ti/Cu is used to form the interconnect layer. Seed metal was formed with 1000 $\AA$ Ti/3000 $\AA$ Cu by sputtering method and main metal was formed with 3 $\mu\textrm{m}$ Cu by electrical plating method. The multi-turn sprial inductors were designed in coplanar fashion. This paper describe the manufacturing process of integrated inductors in MCM-D substrate and the results of electrical performance test.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.11a
• /
• pp.164-164
• /
• 2008

금속배선공정에서 높은 전도율과 재료의 값이 싸다는 이유로 최근 Cu를 사용하였으나, 디바이스의 구조적 특성을 유지하기 위해 높은 압력으로 인한 새로운 다공성 막(low-k)의 파괴와, 디싱과 에로젼 현상으로 인한 문제점이 발생하게 되었다. 이러한 문제점을 해결하고자, 본 논문에서는 Cu 표면에 Passivation layer를 형성 및 제거하는 개념으로 공정시 연마제를 사용하지 않으며, 낮은 압력조건에서 공정을 수행하기 위해, 전해질의 농도 변화에 따른 Liner sweep voltammetry 법을 사용하여 전압활성화에 의한 전기화학적 반응이 Cu전극에 어떤 영향을 미치는지 연구하였으며, 표면 조성을 알아보기 위하여 Energy Dispersive Spectroscopy (EDS) 분석을 하였고, Cu disk의 결정성과 배향성 관찰을 위해 X-Ray diffraction (XRD)로 금속 표면을 비교하여 실험 결과로 얻어진 데이터를 통하여 ECMP 공정에 적합한 전해액 선정과 농도를 선택하였다.

• Journal of the Korean Vacuum Society
• /
• v.16 no.5
• /
• pp.348-352
• /
• 2007

In submicron processes, the feature size of ULSI devices is critical, and it is necessary both to reduce the RC time delay for device speed performance and to enable higher current densities without electromigration. In case of contacts between semiconductor and metal in semiconductor devices, it may be very unstable during the thermal annealing process. To prevent these problems, we deposited tungsten carbon nitride (W-C-N) ternary compound thin film as a diffusion barrier for preventing the interdiffusion between metal and semiconductor. The thickness of W-C-N thin film is $1,000{\AA}$ and the process pressure is 7mTorr during the deposition of thin film. In this work we studied the interface effects W-C-N diffusion barrier using the XRD and 4-point probe.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.261-261
• /
• 2012

반도체 공정에서 단위소자의 고속화를 구현하기 위한 금속배선공정에 사용되는 금속재료가 최근에 Al에서 구리로 전환됨에 따라, 향후에는 모든 디바이스가 구리를 주요 배선재료로 사용할 것으로 예측되고 있다. 이러한 구리 배선재료의 도입은 미세화와 박막화라는 관점에서 습식 방법임에도 불구하고 전기도금 방법이 반도체 구리 배선공정에 적용되는 획기적인 변화를 이끌어냈다. 이에 전기도금 방법으로 생산된 구리박막에 대한 요구사항이 증가되고 있다. 전기도금으로 구리박막을 성장시킴에 있어 도금 전해액, 유기첨가제, Anode 물질의 변화는 전착된 구리 박막의 미세구조 및 화학적 구조와 전착률, 비저항 등의 물리적 전기적 특성을 다양하게 변화시킬 수 있다. 본 연구에서는 Anode 물질 변화에 따라 Anode 표면에 형성된 불순물막(Passivation layer) 및 전착된 구리박막의 특성을 조사하였다. Anode는 soluble type과 insoluble type으로 나누어 실험을 진행하였다. Anode 물질 변화에 따른, 구리 박막의 물리적 특성을 조사하기 위하여 XPS (X-ray Photoelectron Spectroscopy)로 화학조성 및 불순물에 대해 분석하였다. 그리고 FE-SEM (Field Emission Scanning Electron Microscope)를 이용하여 전착박막의 두께를 조사 하고 AFM (Atomic Force Microscope)을 이용하여 표면 거칠기를 측정하였다. 또한 전기적 특성을 조사하기 위해 4-point probe를 사용하여 구리 전착박막의 표면저항(sheet resistance)을 측정하였다.

• Journal of the Korean Vacuum Society
• /
• v.17 no.6
• /
• pp.518-522
• /
• 2008

The miniaturization of device size and multilevel interlayers have been developed by ULSI circuit devices. These submicron processes cause serious problems in conventional metallization due to the solubility of silicon and metal at the interface, such as an increasing contact resistance in the contact hole and interdiffusion between metal and silicon. Therefore it is necessary to implement a barrier layer between Si and metal. Thus, the size of multilevel interconnection of ULSI devices is critical metallization schemes, and it is necessary reduce the RC time delay for device speed performance. So it is tendency to study the Cu metallization for interconnect of semiconductor processes. However, at the submicron process the interaction between Si and Cu is so strong and detrimental to the electrical performance of Si even at temperatures below $200^{\circ}C$. Thus, we suggest the tungsten-carbon-nitrogen (W-C-N) thin film for Cu diffusion barrier characterized by nano scale indentation system. Nano-indentation system was proposed as an in-situ and nanometer-order local stress analysis technique.

• Korean Journal of Materials Research
• /
• v.7 no.6
• /
• pp.498-504
• /
• 1997

Cu는 AI보다 비저항이 더 낮고, 일렉트로마이그레이션 내성이 더 강하기 때문에 AI을 대체하여 사용될 새로운 상부배선 재료로 널리 연구되고 있다. 그러나 Cu는 SiO$_{2}$층을 통해 Si기판 속으로 확산하는 것과 같은 열적불안정성을 갖고 있으므로 Cu 배선을 위해서는 barrier금속을 함께 사용해야 한다. 지금까지 알려진 가장 우수한 재료는 TaSi$_{x}$N$_{y}$이다. Tasi$_{x}$N$_{y}$는 90$0^{\circ}C$에서 불량이 발생하는 것으로 보고된 바 있으나, 그것의 barrier특성과 관련하여 확인하고 또 새로 조사되어야 할 내용들이 많이 있다. 본 연구에서는 반응성 스퍼터링 테크닉을 사용하여 (100)Si 웨이퍼상에 TaSi$_{x}$N$_{y}$막을 증착하고, Cu에 대한 barrier재료로서 반드시 갖추어야 할 열적 안정성을 면저항의측정, X선 회절 및 AES 깊이분석 등에 의하여 조사하였다. 스퍼터링 공정에서 N$_{2}$/Ar기체의 유량비가 15%일때 열적 안정성이 가장 우수한 TaSi$_{x}$N$_{y}$막이 얻어졌다. Ta와 TaN은 각각 $600^{\circ}C$와 $650^{\circ}C$에서 불량이 발생하는 반면, TaSi$_{x}$N$_{y}$는 90$0^{\circ}C$에서 불량이 발생하였다. TaSi$_{x}$N$_{y}$의 불량기구는 다음과 같다:Cu는 TaSi$_{x}$N$_{y}$막을 통과하여 TaSi$_{x}$N$_{y}$/Si계면으로 이동한 다음 Si기판내의 Si원자들과 반응한다. 그 결과 TaSi$_{x}$N$_{y}$Si가 생성된다.