• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2004년도 봄 학술발표논문집 Vol.31 No.1 (A)
• /
• pp.226-228
• /
• 2004

Twofish 알고리즘은 작은 부피의 로직, Triple-DES보다 강력한 암호화 레벨, 암호화 속도 등율 갖추어 모듈 설계 알고리즘으로 선정하였다. Twofish 알고리즘은 bitwired-XOR, Permutation, S-box, MDS, PHT를 걸치는 H함수를 각기 다른 키로 반복 라운드를 함으로써 대상 데이타를 암호화한다. 64~256bit의 키 크기와 라운딩 횟수를 조정하여 모듈의 부피나 처리속도를 유동성 있게 조절할 수 있는 장점이 있다. 하드웨어 기기와 응용에 사용하기 위하여 VHDL 모듈로 알고리즘을 설계하고 그 동작을 검증하였다. 구현된 회로는 기존의 방법에 비하여 파이프라인 단계를 적용함으로써 약 23%의 속도 향상을 얻을 수 있었다.

• 전기학회논문지
• /
• 제57권9호
• /
• pp.1652-1659
• /
• 2008

With the increase of huge amount of data in network systems, ultimate high-speed network has become an essential requirement. In such systems, the encryption and decryption process for security becomes a bottle-neck. For this reason, the need of hardware implementation is strongly emphasized. In this study, a mixed inner and outer round pipelining architecture is introduced to achieve high speed performance of ARIA hardware. Multiplexers are used to control the lengths of rounds for 3 types of keys. Merging of encryption module and key initialization module increases the area efficiency. The proposed hardware architecture is implemented on reconfigurable hardware, Xilinx Virtex2-pro. The hardware architecture in this study shows that the area occupied 6437 slices and 128 BRAMs, and it is translated to throughput of 24.6Gbit/s with a maximum clock frequency of 192.9MHz.

• 정보보호학회논문지
• /
• 제30권6호
• /
• pp.1279-1289
• /
• 2020

사람들의 개인정보와 국가의 기밀을 안전하게 보호하기 위해 다양한 암호 시스템과 알고리즘이 개발되었다. 암호모듈도 그 중 하나로, 수많은 기업과 국가 기관들이 자체적으로 개발한 다양한 암호모듈을 적극적으로 사용하게 되었다. 개발된 암호모듈에 대한 안전성과 정확성 등을 보장하기 위해서, 암호모듈 검증제도(CMVP)에 대한 중요성이 대두되었다. 국내에서도 암호모듈 검증제도(KCMVP)를 통해 암호모듈에 대한 보안 요구사항 충족 여부를 검증하고 있다. 그러나, 기존 CPU에서 동작하는 암호모듈은 대용량 데이터를 처리해야 하는 서버에서는 활용하기가 어렵다. 따라서, 본 논문에서는 GPU를 활용하여 고속화된 암호 기능을 제공하는 소프트웨어(S/W) 암호모듈을 제시하고자 한다. 본 논문에서는 GPU 활용 소프트웨어 암호모듈에 대한 구성과 동작 방식에 대하여 설명하고, GPU를 추가적으로 활용함에 따라 발생하는 암호모듈 보안요구사항의 변동점과 만족사항을 제시한다. 또한, 개발된 본 암호모듈에 대한 기존 CPU 소프트웨어 암호모듈 대비 성능 향상폭을 제시한다. 본 논문의 결과는 IoT 기기를 관리하는 서버나 클라우드 컴퓨팅 서버 등에서 암호 기능을 제공하는 암호모듈에 활용될 수 있다.

• 한국정보통신학회논문지
• /
• 제13권12호
• /
• pp.2569-2578
• /
• 2009

Core-A 마이크로프로세서는 32-bit RISC 구조의 국산 임베디드 마이크로프로세서로서 특허청의 지원을 받아 KAIST의 주관아래 개발된 프로세서이다. 본 논문에서는 Core-A 마이크로프로세서와 코프로세서간의 인터페이스 방안에 대하여 분석하고 효율적인 구조를 제안한다. 인터페이스 방안의 검증을 위해 코프로세서로 사용된 AES 암호 프로세서는 128-bit의 키와 블록을 갖는 대칭키 암호 알고리즘이다. 코프로세서 인터페이스 회로와 AES 암호프로세서는 Verilog-HDL로 작성되었으며, Modelsim 시뮬레이터를 사용하여 시뮬레이션을 수행하였다. 삼성 0.35um CMOS 표준 셀 라이브러리를 사용하여 AES를 제외한 코프로세서 인터페이스 부분을 합성한 결과 약 90Mhz의 동작주파수를 가지며, 3743개의 게이트수로 구성되었다. 본 논문에서 구현한 코프로세서 인터페이스 회로는 Core-A와 코프로세서간의효율적인 명령어 및 데이터 전달을 수행할수있다.

• 정보처리학회논문지C
• /
• 제11C권5호
• /
• pp.569-576
• /
• 2004

기존의 공개키 암호알고리즘의 표준적합성에 대한 검증도구는 유선환경에 치중되어 개발되어 왔으나, 무선환경에서 사용되는 타원곡선 알고리즘의 표준적합성 검증도구에 대한 개발은 미약한 실정이다. 유선 환경보다 무선 환경에서 정보보호 시스템간의 상호연동성 확보 및 사용자 편익을 증대시키기 위한 검증도구의 개발이 더욱 중요하다. 따라서 본 논문에서는 X9.62 기술표준을 정확하게 준용하여 구현되었는지를 테스트할 수 있는 타원 곡선 암호 알고리즘의 검증도구를 설계 및 구현하였다. 구현된 검증도구는 ECDSA, ECKCDSA, ECDH 등을 이용한 모든 정보보호 제품에 적용할 수 있다. 아울러 충분한 테스트 항목을 통해 검증의 정확성을 높였으며, 검증도구와 김증 대상이 온라인상에서 검증될 수 있도록 하였다.

• 한국컴퓨터정보학회논문지
• /
• 제28권2호
• /
• pp.69-75
• /
• 2023

유한체 산술 연산은 현대 암호학(cryptography)과 오류 정정 부호(error correction codes) 등 다양한 응용에서 중요한 역할을 한다. 본 논문에서는 유한체상에서 몽고메리 곱셈 알고리즘을 사용한 효율적인 유한체 곱셈 알고리즘을 제안한다. 기존의 곱셈기들에서는 AND와 XOR 게이트를 사용하여 구현되었는데, 시간 및 공간 복잡도를 줄이기 위해서 NAND와 NOR 게이트를 사용하는 알고리즘을 제안하였다. 게다가 제안한 알고리즘을 기초로 적은 공간과 낮은 지연시간을 갖는 효율적인 세미-시스톨릭(semi-systolic) 유한체 곱셈기를 제안한다. 제안한 곱셈기는 기존의 곱셈기에 비해 낮은 공간-시간 복잡도(area-time complexity)를 가진다. 기존의 구조들과 비교하면, 제안한 유한체 곱셈기는 공간-시간 복잡도면에서 Chiou 등, Huang 등 및 Kim-Jeon의 곱셈기에 비해 약 71%, 66%, 33%가 감소되었다. 따라서 제안한 곱셈기는 VLSI 구현에 적합하며, 다양한 응용의 기본 구성 요소로 쉽게 적용될 수 있다.

• 시스템엔지니어링학술지
• /
• 제14권2호
• /
• pp.73-82
• /
• 2018

In this work, a hardware based cryptographic module for the cyber security of nuclear power plant is developed using a system engineering approach. Nuclear power plants are isolated from the Internet, but as shown in the case of Iran, Man-in-the-middle attacks (MITM) could be a threat to the safety of the nuclear facilities. This FPGA-based module does not have an operating system and it provides protection as a firewall and mitigates the cyber threats. The encryption equipment consists of an encryption module, a decryption module, and interfaces for communication between modules and systems. The Advanced Encryption Standard (AES)-128, which is formally approved as top level by U.S. National Security Agency for cryptographic algorithms, is adopted. The development of the cyber security module is implemented in two main phases: reverse engineering and re-engineering. In the reverse engineering phase, the cyber security plan and system requirements are analyzed, and the AES algorithm is decomposed into functional units. In the re-engineering phase, we model the logical architecture using Vitech CORE9 software and simulate it with the Enhanced Functional Flow Block Diagram (EFFBD), which confirms the performance improvements of the hardware-based cryptographic module as compared to software based cryptography. Following this, the Hardware description language (HDL) code is developed and tested to verify the integrity of the code. Then, the developed code is implemented on the FPGA and connected to the personal computer through Recommended Standard (RS)-232 communication to perform validation of the developed component. For the future work, the developed FPGA based encryption equipment will be verified and validated in its expected operating environment by connecting it to the Advanced power reactor (APR)-1400 simulator.

• 정보처리학회논문지C
• /
• 제14C권4호
• /
• pp.331-340
• /
• 2007

모바일 네트워크 환경은 언제 어디서나 네트워크를 사용하는 모바일 서비스를 편리하게 사용할 수 있도록 해준다. 그러나 언제 어디서나 서비스를 제공받을 수 있다는 것은 언제 어디서든지 정보가 누출되거나 왜곡될 위험성 또한 존재하기 마련이다. 특히, 프라이버시 문제가 해결되지 않고서는 우리 일상생활과 융합되어 편리함을 제공해주는 모바일 네트워크 환경이 오히려 모바일 네트워크 감시 체제를 구축하는 심각한 역기능을 초래하게 될 것이다. 모바일 단말기들은 크기와 모양이 다양하고 컴퓨팅 연산 능력이 적은 저성능 휴대 장치들이 많기 때문에, 컴퓨팅 연산이 많이 요구되는 공개키 암호 기술을 저성능 모바일 단말기에 적용하기는 힘든 상황이다. 이에 본 논문에서는 프라이버시 문제를 해결하면서, 컴퓨팅 연산 능력이 적은 저성능 모바일 단말기에 적용할 수 있는 자바 기반의 암호 모듈 및 PKI 기반의 사용자 인증을 제안하고자 한다. 국내 표준 암호 알고리즘(SEED, KCDSA, HAS160)과 인증서를 기반으로 세션키와 공개키를 조합함으로서 최소한의 암복호화 연산을 통해 인증 및 전자 서명을 제공하며, 이를 대표적인 모바일 단말기인 PDA 환경에서 세션키 분배 및 사용자 인증이 안전하게 이루어짐을 확인할 수 있었다.

• 사물인터넷융복합논문지
• /
• 제9권1호
• /
• pp.1-7
• /
• 2023

랜섬웨어에 의해 개인용 단말 또는 서버 등이 감염되는 사례가 급증하고 있다. 랜섬웨어는 자체 개발한 암호화 모듈을 이용하거나 기존의 대칭키/공개 키 암호화 모듈을 결합하여 공격자만이 알고 있는 키를 이용하여 피해 시스템 내에 저장된 파일을 불법적으로 암호화 하게 된다. 따라서 이를 복호화 하기 위해서는 사용된 키 값을 알아야만 하며, 복호화 키를 찾는 과정에 많은 시간이 걸리므로 결국 금전적인 비용을 지불하게 된다. 이때 랜섬웨어 악성코드는 대부분 바이너리 파일 내에 은닉된 형태로 포함되어 있어 프로그램 실행시 사용자도 모르게 악성코드에 감염된다. 그러므로 바이너리 파일 형태의 랜섬웨어 공격에 대응하기 위해서는 사용된 암호화 모듈에 대한 식별 과정이 필요하다. 이에 본 연구에서는 바이너리 파일 내 은닉된 악성코드에 적용 된 암호화 모듈을 역분석하여 탐지하고 식별할 수 있는 메커니즘을 연구하였다.

• 한국콘텐츠학회논문지
• /
• 제6권11호
• /
• pp.225-234
• /
• 2006

본 논문에서는 콘텐츠 보호의 암호화를 위해 ECC, MD-5, AES를 통합한 보안 프로세서를 SIP (Semiconductor Intellectual Property)로 설계하였다. 각각의 SIP는 VHDL RTL로 모델링하였으며, 논리합성, 시뮬레이션, FPGA 검증을 통해 재사용이 가능하도록 구현하였다. 또한 ARM9과 SIP들이 서로 통신이 가능하도록 AMBA AHB의 스펙에 따라 버스동작모델을 설계, 검증하였다. 플렛폼기반의 통합 보안 SIP는 ECC, AES, MD-5가 내부 코어를 이루고 있으며 각각의 SIP들은 ARM9과 100만 게이트 FPGA가 내장된 디바이스를 사용하여 검증하였으며 최종적으로 매그나칩 $0.25{\mu}m(4.7mm{\times}4.7mm$) CMOS 공정을 사용하여 MPW(Multi-Project Wafer) 칩으로 제작하였다.